[发明专利]一种绝缘结构的形成方法和半导体结构

说明书

技术领域

本发明涉及一种形成绝缘结构的方法。特定言之，本发明涉及一种形成 用于过路栅极(passing gate)的自对准绝缘结构的方法。

背景技术

在动态随机存取存储器(DRAM)工艺的发展中，为了要增加芯片上的 元件密度，会安排字线(word line)从上方“路过”其他未受此字线控制的 深沟槽电容，以有效提高集成度(integration)。图1即例示字线从上方路过其 他未受此字线控制的深沟槽电容。如图1所示，在布局图案上，各别字线101 从有源区域102、深沟槽电容103及浅沟槽隔离(STI)上方跨过，其中在尚未 制作深沟槽电容103时，基板中只有浅沟槽隔离(STI)及有源区域102，因此 非为浅沟槽隔离(STI)的区域即为有源区域102。由于字线101与有源区域102 重叠的部分才会形成栅极元件，因此从上方“路过”非有源区域、“路过” 深沟槽电容的字线部分即被称为过路栅极104。

因为过路栅极要从其他的存储单元(memory cell)的深沟槽电容的上方路 过，同时过路栅极与深沟槽电容都是电性元件，因此要在过路栅极与深沟槽 电容之间建构一层绝缘结构，以确保过路栅极与深沟槽电容间的电绝缘。如 图1所示，绝缘结构105即作为过路栅极104与深沟槽电容103绝缘之用。 应注意，在图1中仅图示出一绝缘结构105而省略了其他不完整的绝缘结构 105，但此并不表示其他的深沟槽电容上方无绝缘结构。

当过路栅极要从浅沟槽隔离与深沟槽电容的上方路过，在顺序上，通常 是先制作浅沟槽隔离、然后形成深沟槽电容、再定义过路栅极的绝缘结构。 图2-8即例示传统上定义过路栅极的绝缘结构的步骤。首先，如图2所示， 在基材201中制作完成浅沟槽隔离202后，再形成深沟槽电容203。形成深 沟槽电容203的步骤可以是先蚀刻出电容沟槽的轮廓，然后扩大沟槽电容底 部成为瓶状以提升内表面积，随后建立其他部分，例如颈部氧化层，再回填 导电材料，例如硅。形成深沟槽电容203后，开始进行各式所需的离子阱注 入(图未示)、清洗、高温回火等的工艺。其次，如图3所示，在基材201 上全面地依序形成衬垫氧化层204与氮化硅层205，以便之后使用光阻来定 义绝缘结构的位置。之后，如图4所示，形成抗反射层(BARC)206，并使 用一图案化的光阻207定义出过路栅极的绝缘结构的位置，此时光阻207应 该要准确的覆盖在浅沟槽隔离202与沟槽电容203上，以确保过路栅极的绝 缘结构具有正确的位置。

跟着，如图5所示，利用蚀刻法移除部分的抗反射层206与氮化硅层205。 然后，如图6所示，移除剩余的光阻207与抗反射层206而留下所需的氮化 硅层205与衬垫氧化层204，此时氮化硅层205即作为硬掩模之用。再来， 如图7所示，利用氮化硅层205作为硬掩模，经由蚀刻移除未被氮化硅层205 所覆盖的垫氧化层204。接着，如图8所示，形成一栅极氧化层(图未示)， 并依据已知的方式在栅极氧化层上建立栅极210与在氮化硅层205上建立过 路栅极220。此时，理论上来说，过路栅极220此时即应该位在深沟槽电容 203上。换言之，图7中未被移除的氮化硅层205与垫氧化层204即作为过 路栅极220的绝缘结构221。而栅极210则用来控制沟槽电容203并构成一 存储单元(memory cell)。于是绝缘结构221即确保过路栅极220与其下方无 关的沟槽电容203有良好的绝缘，避免短路，以免影响动态随机存取存储器 的正常操作。

然而，前述的工艺不但需要使用一额外的光掩模来定义绝缘结构221的 位置，而且要将绝缘结构221，亦即氮化硅层205与垫氧化层204，几无对 准偏差(misalignment)地定义在深沟槽电容203的上方亦是一件非常困难的 工作。另外，在绝缘结构221完成前并不能产生足够的保护作用，使得暴露 的浅沟槽隔离202与深沟槽电容203免于离子阱注入、清洗、高温回火等工 艺可能造成的伤害。

于是急需要一种形成绝缘结构的新颖方法，不但可以免除使用额外的光 掩模来定义绝缘结构位置的步骤、不用解决在建立绝缘结构时必需与已经存 在的深沟槽电容间精确对准的问题，在绝缘结构完成前也能保护基材、浅沟 槽隔离与深沟槽电容使的不会暴露出来，避免当其他区域的建立过程中可能 受到的波及与伤害。

发明内容