[发明专利]印刷基板的制造方法以及印刷基板

说明书

技术领域

本发明涉及改善信号延迟和阻抗不耦合的印刷基板的制造方法，以及适于 该制造方法的印刷基板，更详细地说就是涉及缩短印刷基板的短截线的方法。

背景技术

为了在多层印刷基板上安装LSI(大规模集成电路)等电子部件，作为用 于与内层的指定导体配线层相连接的端子，形成通孔，并对其施加导电镀层。 但是，由于该通孔的镀层部长于到达作为目的地的导体配线层的距离，所以如 果不将该过长的部分(以下称为短截线)缩短，就会发生阻抗不耦合、信号延 迟、波形畸变的问题。

因此，在电镀以后，有时需要使用直径略微大于该通孔直径的钻孔器，从 背面进行钻孔加工直到该导体配线层的跟前(以下称为背后钻孔加工)，以剥 离成为短截线的镀层。这种加工的需求随着近年印刷基板的高频化在急剧增 加。

此时的问题是如何控制背后钻孔加工的深度。由于印刷基板通常是将树脂 层和导电配线层相互交替加热压缩而形成的，所以会出现各层的厚度或板厚不 均匀，在导电配线层的位置有时会生成60～100μm的偏差。

因此，有人提出了在该目的地的导电配线层的跟前设置检测部(检测模 板)，并施加电压，由此当钻孔器接触到该检测部时就会有电流流动，以使背 后钻孔加工停止的方法(例如，参照专利文献1或专利文献2)。

专利文献1：特开2006-173146号公报(图1，检测部35)

专利文献2：特开2005-116945号公报(图7，电流检测层16-1)

但是，在上述现有的设置检测部的方法中，检测模板复杂，根据情况不同 需要增加层数等，反而出现材料价格上升的情况。另外，还有可能存在有根本 不能形成检测模板的穿孔。

发明内容

为了解决上述现有技术的问题，本发明是一种印刷基板的制造方法，在为 了连接具有多个导电层和绝缘层的多层印刷基板的指定导体配线层而形成通 孔，对其施加导电镀层，并通过钻孔加工到该导体配线层附近而将该过长的镀 层部分除去的印刷基板的制造方法中，其特征在于，在该多层印刷基板上预先 设置用于检测内层深度的至少一部分不互相重叠的的多个测试模板层以及在 表层部与全部的该测试模板层相重叠的表面导体层，选择在进行该钻孔加工的 区域附近且深度接近于该导体配线层深度的两个测试模板层并施加电压，首 先，向着所选择的一个测试模板层，使用该进行钻孔加工的钻孔器进行钻孔加 工，根据接触到该测试模板层时所生成的电流来检测并测定该层的深度(D1)， 接下来，向着另一测试模板层以该钻孔器进行钻孔加工，根据接触到该检测模 板时所生成的电流来检测并测出该层的深度(D2)，以从该D1和D2得出的 深度为基准，使用该钻孔器进行钻孔加工直至该导体配线层跟前的制造方法。

另外，本发明是一种印刷基板，在具有多个导体层和绝缘层的多层印刷基 板中，其特征在于，在该多层印刷基板上预先设置用于检测内层深度的至少一 部分不互相重叠的的多个测试模板层以及在表层部设置有与全部的该测试模 板层相重叠的表面导体层。

如上所述，根据本发明，可以使用简便的测试模板进行高精度的背面钻孔 加工。

附图说明

图1表示一例适合于与本发明有关的印刷基板的制造方法的印刷基板的 平面图。

图2为图1的A-A剖视图。

图3为图1的B-B剖视图。

图4为表示与本发明有关的印刷基板的制造方法的第一工序的局部放大 剖视图。

图5为表示与本发明有关的印刷基板的制造方法的第二工序的局部放大 剖视图。

图6为表示与本发明有关的印刷基板的制造方法的第三工序的局部放大 剖视图。

图7为表示与本发明有关的印刷基板的制造方法的第四工序的局部放大 剖视图。

图8为表示与本发明有关的印刷基板的制造方法完成后的状态的局部放 大剖视图。

图9为表示适合于与本发明有关的印刷基板的制造方法的印刷基板的第 二实施方式的平面图。

图10为图9的C-C剖视图。

图11为图9的D-D剖视图。

图12为表示适合于与本发明有关的印刷基板的制造方法的印刷基板的第 三实施方式的平面图。

图13为表示适合于与本发明有关的印刷基板的制造方法的印刷基板的第 四实施方式的平面图。

图中：