[发明专利]Q值改善的具有硅贯通孔围篱的芯片上电感器

权利要求书

1.一种半导体装置，包含：

一第一半导体基材；

一个或多个芯片上电感器，形成于所述第一半导体基材上；

多个第一硅贯通孔，配置成一围绕形式环绕所述一个或多个芯片上电感器并贯穿所述第一半导体基材；

一个或多个第一导体，将所述多个第一硅贯通孔中的至少一个硅贯通孔耦合接地；

一第二半导体基材，堆叠在所述第一半导体基材的顶上；

多个第二硅贯通孔，也配置成一围绕形式环绕所述一个或多个芯片上电感器并贯穿所述第二半导体基材；

一第一介电材料，含有直接夹在所述第一半导体基材及第二半导体基材之间的所述一个或多个芯片上电感器；以及

一第二介电材料，直接夹在所述第一介电材料与第二半导体基材之间；

其中，所述多个第一硅贯通孔及所述多个第二硅贯通孔提供与所述一个或多个芯片上电感器的绝缘。

2.根据权利要求1所述的半导体装置，其中所述一个或多个第一导体由所述第一半导体基材的金属化背部形成。

3.根据权利要求2所述的半导体装置，其中由所述金属化背部形成的所述一个或多个导体具有预定布局图案。

4.根据权利要求1所述的半导体装置，还包含多个第二导体，位于所述一个或多个芯片上电感器的近处的所述第一半导体基材上，其中，所述多个第一硅贯通孔延伸以产生与所述多个第二导体的接触，其中，所述多个第二导体作为所述一个或多个芯片上电感器的图案化接地屏蔽。