[发明专利]在电介质层上形成孔的方法

说明书

技术领域

本发明涉及半导体制造工艺，尤其涉及在电介质层上形成孔方法。

背景技术

随着半导体器件制造业的飞速发展，半导体器件CMOS已经具有深亚微米结构，半导体集成电路IC中包含巨大数量的半导体元件。在这种大规模集成电路中，元件之间的高性能、高密度的连接不仅在单个互连层中互连，而且要在多层之间进行互连。因此，通常提供多层互连结构，其中多个互连层互相堆叠，并且层间绝缘膜置于其间，用于连接半导体元件。特别是利用双镶嵌工艺形成多层互连结构时，预先在层间绝缘膜中形成互联沟槽和接触孔，然后用导电材料例如铜填充所述互联沟槽和接触孔。

双镶嵌工艺的主要技术重点在于蚀刻填充导体金属用的沟槽和接触孔的刻蚀技术。在双镶嵌工艺的前段蚀刻工艺中，目前常用两种方法制作双镶嵌结构的沟槽和接触孔，一种是沟槽优先，第二种是接触孔优先。第一种方法是先在电介质层的上部定义出沟槽，之后利用另一光刻胶层定义接触孔。该方法由于在沟槽内定义接触孔的光刻胶层较厚，因此曝光和显影难度较大。另外，由于干法蚀刻的不均匀性、微负载效应及深宽比效应等，会使得沟槽的深度难以控制或沟槽深度不一致。

中国发明专利申请第200610025649.4号公开了制造双镶嵌结构的第二种方法，即接触孔优先的方法，包括步骤：提供一表面具有电介质层的半导体衬底；在所述电介质层层上形成具有接触孔图形的第一光刻胶层；以第一光刻胶层为掩膜刻蚀电介质层，直至露出所述导电结构为止；去除第一光刻胶层；在所述电介质层上形成具有沟槽开口图形的第二光刻胶层；以第二光刻胶层为掩膜刻蚀所述电介质层至目标深度；去除第二光刻胶层；填充金属材料形成双镶嵌结构。

在用该方法制造如双镶嵌结构等深宽比较大的结构时，一般使用等离子体刻蚀电介质层形成接触孔，容易出现接触孔结构上粗下细的锥形化(Taper)，或者出现接触孔结构中段粗而两端细的膛削(Boring)，却难以利用调节等离子刻蚀工艺参数的方法实现一次性刻蚀出结构均匀、侧壁竖直的接触孔。

发明内容

针对现有技术的不足，本发明所要解决的技术问题是提供一种在电介质层上形成孔的方法，通过两段刻蚀实现孔结构的均匀。

为解决上述技术问题，本发明提供一种在电介质层上形成孔的方法，包括步骤：提供半导体衬底，所述半导体衬底上具有电介质层，电介质层上具有图形化的光刻胶层；以光刻胶层为掩膜，对电介质层进行第一次等离子刻蚀，在所述电介质层上形成小于目标深度的孔；以光刻胶层为掩膜，对电介质层进行第二次等离子刻蚀，在电介质层上形成达到目标深度的孔。

可选地，所述的第一次等离子刻蚀为以包括氟代烃和氧气的混合气体作为刻蚀气体的等离子刻蚀，其中氟代烃的流量是5sccm至15sccm，氧气的流量是3sccm至10sccm。

可选地，所述的等离子刻蚀使等离子体轰击电介质层的偏移功率为1000W至2000W。

可选地，所述的第二次等离子刻蚀为以包括氟代烃和氧气的混合气体作为刻蚀气体的等离子刻蚀，其中氟代烃的流量是3sccm至12sccm，氧气的流量是10sccm至20sccm。

可选地，所述的氟代烃为C4F8或C4F6。

可选地，所述的等离子刻蚀使等离子体轰击电介质层的偏移功率为2000W至3000W。

可选地，所述的等离子刻蚀的时间为12秒至17秒，使气体等离子化的源功率为200W至1000W，刻蚀压力是10mTorr至100mTorr。

可选地，所述的孔为双镶嵌结构中的接触孔。

本发明的优点在于，分别进行两次等离子刻蚀在电解质层上形成孔，可以同时避免孔在结构上粗下细的锥形化和孔结构中段粗而两端细的膛削，从而形成结构均匀、侧壁竖直的接触孔。

将本发明应用在双镶嵌结构中接触孔的制作，可以获得结构均匀、侧壁竖直的接触孔结构，进而提高由此制造的半导体器件的性能。

另外，在上述工艺参数下，可以提高孔临界尺寸(CD)的均一度，以及提高图形疏密负载(Iso-Dense CD Loading)。

附图说明

图1为本发明在电介质层上形成孔的方法一个实施例流程图；

图2至图4为执行图1所示步骤后半导体衬底结构示意图；

图5为图1所示流程产生的接触孔与一次刻蚀产生的接触孔对比。

具体实施方式