[发明专利]一种防止异域时钟动态切换毛刺的方法和电路

权利要求书

1.一种防止异域时钟动态切换时出现毛刺的方法，其特征在于用与时钟切换使能变化沿不同的时钟边沿进行时钟切换使能的同步处理，并且在时钟切换点让输出时钟保持为固定电平，待时钟切换使能同步处理结束后再进行切换，有效防止时钟在两个时钟域动态切换过程中出现毛刺，具体包含以下步骤：

1)在当前时钟Clk正沿，利用D触发器1对Input信号进行锁存，产生时钟切换使能信号SwitchEn，用来表示切换的方向，如当前时钟为Clk1，且SwitchEn为1，则时钟由Clk1切换到Clk2；如当前时钟为Clk2，且SwitchEn为0，则时钟由Clk2切换到Clk1；

2)在Clk2时钟负沿，利用两个时钟负沿触发的D触发器2对时钟切换使能信号SwitchEn进行两次采样，消除亚稳态，生成信号SE_d2_Clk2；

3)在Clk1时钟负沿，利用两个时钟负沿触发的D触发器3对时钟切换使能信号SwitchEn进行两次采样，消除亚稳态，生成信号SE_d2_Clk1；

4)将SwitchEn、SE_d2_Clk2和SE_d2_Clk1送入与或组合逻辑(4)产生令输出时钟保持为高电平的使能信号Hold_En；

5)将SwitchEn和SE_d2_Clk1输入给一个或非门(5)产生Clk1的选通信号Clk1_En；

6)Hold_En和Clk1_En输入到两级两路选择器(6)，其中第一级选择器的两路输入分别为高电平“1”和Clk2，选通控制端为Hold_En，第二级选择器的两路输入分别为Clk1和第一级选择器的输出，选通控制端为Clk1_En，经过两路选通，最终输出切换后的无毛刺时钟Clk。

2.一种防止异域时钟动态切换时出现毛刺的电路，包括D触发器1、D触发器2、D触发器3、与或逻辑组合(4)、或非门(5)、两级两路选择器(6)，其特征在于D触发器1在当前时钟的正沿对Input信号进行锁存，产生时钟切换使能信号SwitchEn，D触发器2利用两个时钟负沿触发器对时钟切换使能信号SwitchEn进行两次采样，消除亚稳态，生成信号SE_d2_Clk2，同时D触发器3利用两个时钟负沿触发器对时钟切换使能信号SwitchEn进行两次采样，消除亚稳态，生成信号SE_d2_Clk1，与或组合逻辑(4)利用SwitchEn、SE_d2_Clk2和SE_d2_Clk1产生令输出时钟保持为高电平的使能信号Hold_En，或非门(5)利用SwitchEn和SE_d2_Clk1产生Clk1的选通信号Clk1_En，将高电平“1”和Clk2输入到两级两路选择器(6)的第一级选择器，选通控制端为Hold_En，将Clk1和第一级选择器的输出输入到第二级选择器，选通控制端为Clk1_En，经过两路选通，最终输出切换后的无毛刺时钟Clk。

3.如权利要求2所述的一种防止异域时钟动态切换时出现毛刺的电路，实现了在时钟切换使能同步处理期间让输出时钟保持在高电平，其特征在于对该电路稍加变形，将D触发器1由当前时钟的“正沿”触发改为“负沿”触发，两组D触发器2和3由“负沿”触发改为“正沿”触发，其他电路组件不变，则可以实现在时钟切换使能同步处理期间让输出时钟保持在低电平。