[发明专利]套刻对准标记及其制作方法

说明书

技术领域

本发明涉及半导体器件制造领域，具体来说，涉及一种套刻(Overlay)对准标记(Key)及其制作方法。

背景技术

半导体技术继续沿着摩尔定律发展，临界尺寸(Critical Dimension，CD)越来越小，芯片的集成度也越来越高，这对半导体制造工艺提出了越来越严格的要求，因此必须在工艺过程中尽可能地减小每一个步骤的误差，降低因误差而造成的器件失效。

在半导体制造过程中，光刻工艺作为每一个技术代的核心技术而发展。在标准CMOS工艺中，需要用到数十次的光刻步骤，而影响光刻工艺误差的因素，除了光刻机的分辨率之外，还有对准的精确度。如图1所示，给出晶圆10的俯视图，所述晶圆10包括半导体衬底100及位于半导体衬底100上的切割线12，为了能够达到精确的对准效果，通常会在晶圆10的半导体衬底100的切割线12上制作一些图案11，作为光刻时将掩模版和晶圆位置对准的套刻对准标记。

现有技术公开了一种用于套刻对准的套刻对准标记，该套刻对准标记包括第一部分结构和分布在第一部分结构外围区域的第二部分结构，第二部分结构由四组光栅组成，其中两个光栅用于垂直方向对准，另外两个光栅用于水平方向对准。

在申请号为200610118707的中国专利申请中，还可以发现更多与上述技术方案相关的信息。

现有技术还公开了一种套刻对准标记的制作方法，下面参照附图2至图7加以说明。

如图2所示，提供半导体衬底100，所述半导体衬底100包括第一子套刻对准标记区域I和第二子套刻对准标记区域II，所述第一子套刻对准标记区域I和第二子套刻对准标记区域II用于形成套刻对准标记。

在半导体衬底100上依次形成第一导电层102和阻挡层104，所述第一导电层102可以采用制作位线的材料形成，所述阻挡层104可以采用制作刻蚀阻挡层的材料形成。

如图3所示，在阻挡层104上旋涂第一光刻胶层106，将掩模版上的第一子套刻对准标记图形转移到半导体衬底100上的第一子套刻对准标记区域I的第一光刻胶层106上，经过显影后，定义出第一子套刻对准标记图形，所述第一光刻胶层106为正胶；然后，以第一光刻胶层106为掩膜，依次刻蚀阻挡层104和第一导电层102至露出半导体衬底100，形成第一子套刻对准标记沟槽108，待后续工艺全部完成之后，该图形在电子显微镜下观察会与周围区域存在色差，能够被辨认，形成第一子套刻对准标记，所述形成第一子套刻对准标记沟槽108的方法可以为干法刻蚀法或湿法刻蚀法；最后，用灰化法去除第一光刻胶层106。

如图4所示，在第一子套刻对准标记沟槽108和阻挡层104表面依次形成绝缘层112和顶盖层118，所述顶盖层118依次包括第一顶盖层114和第二顶盖层116。

如图5所示，在第二顶盖层116上旋涂第二光刻胶层120；将掩模版上的第二子套刻对准标记图形转移到半导体衬底100上的第二子套刻对准标记区域II的第二光刻胶层120上；经过显影后，定义出第二子套刻对准标记图形，所述第二子套刻对准标记图形位于第一子套刻对准标记图形内部，所述第二光刻胶层120为正胶；然后，以第二光刻胶层120为掩膜，依次刻蚀顶盖层118、绝缘层112及阻挡层104，形成第二子套刻对准标记沟槽122，所述形成第二子套刻对准标记沟槽122的方法可以为干法刻蚀法或湿法刻蚀法，其沟槽底部位于阻挡层104上，阻挡层104不能被刻穿，需要保留一定的厚度，以免在刻蚀过程中刻蚀气体接触到阻挡层104下方的第一导电层102而污染刻蚀腔室；最后，用灰化法去除第二光刻胶层120。

如图6所示，在第二顶盖层116上和第二子套刻对准标记沟槽122内形成第二导电层126。

如图7所示，去除第二子套刻对准标记沟槽122内以外的第二导电层126，形成第二子套刻对准标记128。

在上述形成套刻对准标记的过程中，由于控制刻蚀阻挡层104的厚度较为困难，而在第二子套刻对准标记区域II中存在着可以在芯片中用作位线的第一导电层102部分，因此在形成第二子套刻对准标记沟槽122的时候，很容易将第一导电层102上方的阻挡层104整体刻穿而暴露出下面的第一导电层102。一旦刻蚀气体没有在距离第一导电层102上方的阻挡层104一定厚度内停止刻蚀，而将第一导电层102暴露于刻蚀阻挡层104的气体中，刻蚀气体容易与第一导电层102发生反应，生成挥发性物质污染刻蚀设备的腔室，且在第一导电层102中产生大量的空洞，从而影响工艺的稳定性。

发明内容

本发明解决的问题是提供一种套刻对准标记及其制作方法，避免现有技术污染刻蚀腔室的缺陷。