[发明专利]总线装置及其数据传输方法无效
| 申请号： | 200810113977.9 | 申请日： | 2008-05-30 |
| 公开（公告）号： | CN101295283A | 公开（公告）日： | 2008-10-29 |
| 发明（设计）人： | 杨宁 | 申请（专利权）人： | 北京星网锐捷网络技术有限公司 |
| 主分类号： | G06F13/36 | 分类号： | G06F13/36;G06F13/38 |
| 代理公司： | 北京同立钧成知识产权代理有限公司 | 代理人： | 刘芳 |
| 地址： | 100036北京市海*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 总线 装置 及其 数据传输 方法 | ||
1、一种总线装置，包括连接CPU与芯片的I2C总线，其特征在于，还包括用于进行输入输出转换的逻辑器件，CPU通过局部总线与逻辑器件连接，控制所述逻辑器件对CPU连接的芯片的地址进行有效性设定，以使CPU可以对地址有效的芯片进行访问控制。
2、根据权利要求1所述的总线装置，其特征在于，CPU连接的各芯片上的其中一根地址线分别与逻辑器件的各输出端口对应连接。
3、根据权利要求1或2所述的总线装置，其特征在于，还包括记载有芯片与相应连接该芯片上的其中一根地址线的逻辑器件的输出端口之间的对应关系表，CPU根据所述对应关系表对逻辑器件的各输出端口上的输出进行控制，从而对CPU连接的芯片的地址进行有效性设定。
4、一种总线装置的数据传输方法，其特征在于，包括：
CPU通过局部总线对逻辑器件进行输出控制，使逻辑器件对CPU连接的芯片的地址进行有效性设定；
CPU通过I2C总线对连接的芯片中地址有效的芯片进行访问控制。
5、根据权利要求4所述的数据传输方法，其特征在于，还包括：预先将CPU通过I2C总线连接的各芯片上的其中两个地址线上的值设置为无效值，CPU通过I2C总线连接的各芯片上的另一根地址线分别与逻辑器件的输出端口对应连接；所述逻辑器件对CPU连接的芯片的地址进行有效性设定包括：通过逻辑器件的各输出端口上的输出信号，对CPU通过I2C总线连接的各地址线上的值进行有效性设定，使CPU将要访问的芯片的地址线上的值为有效值。
6、根据权利要求5所述的数据传输方法，其特征在于，所述CPU通过局部总线对逻辑器件进行输出控制包括：
CPU根据记载有芯片与相应连接该芯片上的其中一根地址线的逻辑器件的输出端口之间的对应关系表，通过局部总线中的写控制信号与数据信号，控制逻辑器件各输出端口上的输出信号，使CPU将要访问控制的芯片的地址线连接的输出信号为有效值，其它芯片的地址线连接的输出信号为无效值。
7、根据权利要求5或6所述的数据传输方法，其特征在于，还包括：
CPU完成对芯片的访问控制后，通过局部总线对逻辑器件进行输出控制，使逻辑器件将连接的该芯片上的地址线上的值设置为无效值。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京星网锐捷网络技术有限公司，未经北京星网锐捷网络技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200810113977.9/1.html，转载请声明来源钻瓜专利网。
