[发明专利]掺杂区形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种掺杂区形成方法。

背景技术

掺杂区包含阱区、轻掺杂区和重掺杂区。所述阱区用以调整器件的阈 值电压及避免器件常见问题，如闩锁效应等。所述轻掺杂区包含轻掺杂 漏注入(Lightly Doped Drain，LDD)区及袋式(Pocket)离子注入区， 所述轻掺杂区用于定义MOS器件的源漏扩展区。LDD杂质位于栅极下方紧 贴沟道区边缘，Pocket杂质位于LDD区下方紧贴沟道区边缘，均为源/漏 区提供杂质浓度梯度。所述重掺杂区包含源/漏区。

通常，如图1所示，形成所述掺杂区的步骤包括，步骤11：在基底 上确定掺杂区域；步骤12：对所述区域完成离子注入操作；步骤13： 将经历所述离子注入操作的基底移出离子注入腔室；步骤14：清洁所述 基底；步骤15：对经历所述清洁操作的基底执行热处理操作，形成掺杂 区。

形成掺杂区后，在所述掺杂区表面形成凹陷(recess)，造成掺杂(剂) 损失(dose loss)。特别地，对于90&65nm工艺，将磷(P)注入掺杂区 中时，所述掺杂损失易超出产品要求。如何减少所述凹陷的产生，进而 减少所述掺杂损失成为本领域技术人员亟待解决的问题。

2006年11月1日公布的公告号为“CN1282999C”的中国专利中提供了 一种制造半导体元件的方法，包括：(1)制备一半导体衬底，其上形成了 一具有结区的下部结构；(2)形成一层间介电膜于上述半导体衬底的整个 表面上；(3)通过蚀刻层间介电膜而形成暴露出结区的接触孔；(4)顺序 地进行干式清洗和湿式清洗由接触孔所露出的半导体衬底的表面；(5)在 一还原性气体气氛下对已清洗的接触表面进行预处理，以去除形成于接 触表面上的自然氧化膜；(6)追加原位掺入掺杂剂至结区的表面，以便补 偿在预处理后的接触表面上的掺杂剂损失；以及(7)原位沉积一导电膜于 接触孔及层间介电膜上。

换言之，应用上述方法制造半导体元件时，通过追加原位掺入掺杂剂 的方式减少所述掺杂损失。即，应用上述方法制造半导体元件时，为减 少掺杂损失，需增加掺杂剂的原位掺入步骤，操作复杂。

发明内容

本发明提供了一种掺杂区形成方法，可减少掺杂区表面凹陷的产 生，进而减少掺杂损失。

本发明提供的一种掺杂区形成方法，包括：

在基底上确定掺杂区域；

对所述区域完成离子注入操作；

将经历所述离子注入操作的基底移出离子注入腔室，移出时，所述 基底的温度小于或等于磷酸生成温度；

清洁所述基底；

对经历所述清洁操作的基底执行热处理操作，形成掺杂区。

可选地，使所述基底的温度小于或等于磷酸生成温度时，采用控制 完成离子注入操作与移出操作之间的时间间隔的方式；可选地，将经历 所述热处理操作的基底移出热处理腔室时，所述基底的温度小于或等于 磷酸生成温度；可选地，使所述基底的温度小于或等于磷酸生成温度时， 采用控制完成热处理操作与移出操作之间的时间间隔的方式；可选地， 使所述基底的温度小于或等于磷酸生成温度时采用制冷工艺；可选地， 所述离子注入操作为磷离子注入操作；可选地，所述掺杂区包括轻掺杂 区、源/漏区和阱区；可选地，清洁所述基底的步骤包括：去除确定掺 杂区域时引入的掩模层；清洗所述基底。可选地，所述热处理操作为快 速热退火操作。

与现有技术相比，上述技术方案具有以下优点：

上述技术方案提供的掺杂区形成方法，通过控制移出所述离子注入腔 室时的基底温度，使其小于或等于磷酸生成温度，可减少注入离子与空 气中的水蒸气发生反应的可能性，继而，减少注入离子与空气中的水蒸 气反应生成的物质腐蚀所述基底的可能性，可减少掺杂区表面凹陷的产 生，进而减少掺杂损失。

附图说明

图1为说明现有技术中形成掺杂区的流程示意图；

图2为说明本发明实施例的形成掺杂区的流程示意图；

图3为说明本发明实施例的移出离子注入腔室时的基底温度与产生 凹陷的数目间的函数关系图。

具体实施方式