[发明专利]阵列基板及其制造方法和液晶显示装置

说明书

技术领域

本发明涉及液晶显示技术领域，尤其涉及一种阵列基板及其制造方法，和采用该阵列基板的液晶显示装置 

背景技术

目前，液晶显示装置是平板显示装置中的主流产品。以薄膜晶体管液晶显示装置(Thin Film Transistor-Liquid Crystal Display，以下简称TFT-LCD)为例，在其LCD显示面板中通常需要设置存储电容(CapacitorStorage，以下简称Cst)结构，其作用是当液晶分子在数据信号驱动电压作用下发生旋转之后，存储电容能继续提供一定电压，使液晶分子的状态能得到保持，直到下一次更新画面时再输入数据信号驱动电压。 

现有的存储电容结构主要有两种，分别为存储电容形成在栅极扫描线上的方式(以下称为Cst on gate方式)和存储电容形成在公共电极线上的方式(以下称为Cst on common方式)。图1a所示为存储电容形成在栅极扫描线上的方式中存储电容结构的阵列基板俯视结构示意图，阵列基板的主要功能部件包括像素电极7、栅极扫描线1、数据线2、有源层3、源电极12和漏电极11，以及起到绝缘作用的栅极绝缘层5和钝化层6，如图1b所示，图1b为图1a中的A-A向局部剖面图，在钝化层6上一般还通过构图工艺形成钝化层过孔10，使漏电极11通过钝化层过孔10与像素电极7相连。当采用存储电容结构形成在栅极扫描线上的方式时，即如图1a所示，设置栅极扫描线1和像素电极7之间具有一定的重叠区域，该区域的栅极扫描线1形成存储电容的第一电极，而像素电极7即作为存储电容的第二电极。在LCD工作时，在作为第一电极的栅极扫描线1和作为第二电极的像素电极7重叠区域之间可形成存储电容。存储电容形成在公共电极线上的方式与存储电容形成在栅极扫描线上的方式类似，如图2a和2b所示，区别在于栅极扫描线1不与相邻的像素电极7重叠，而是单独设置一条公共电极线13(common)作为第一电极。

现有技术阵列基板采用上述存储电容结构时，通过生产实践证明存在着一定的缺陷：存储电容上下设置的第一电极和第二电极极易因颗粒物(Particle)引起导通的问题，发生率在2％～5％之间。该问题形成的原因是：在完成钝化层6沉积之后，通常需要进行钝化层过孔10的干法刻蚀，在进行刻蚀之前的一段时间内，存储电容第一电极和第二电极之间的重叠区域，因为涂胶、显影等工艺，可能会出现颗粒物，颗粒物出现后还可能脱落，如图3a所示。此后进行干法刻蚀过程中，就会在该重叠区域形成绝缘层空洞14。随后进行像素电极7沉积时，作为存储电容第二电极的像素电极7就会通过该绝缘层空洞14与位于下方的第一电极导通，如图3b所示为图3a的C-C向剖面图，从而导致产品的不良。并且，因该重叠区域的位置特殊，使得现有激光等维修技术时，容易使第一电极和第二电极导通，所以无法修复此类不良或修复成功率较低。 

发明内容

本发明的目的是提供一种阵列基板及其制造方法和液晶显示装置，以避免存储电容结构在加工过程中出现导通的不良问题，从而提高产品合格率。 

为实现上述目的，本发明提供了一种阵列基板，包括衬底基板，以及逐层布设在所述衬底基板上的栅极扫描线、栅极绝缘层、钝化层和像素电极，在所述衬底基板上还布设有第一电极，所述第一电极与所述像素电极区域至少部分重叠以形成存储电容，其中：在所述形成存储电容部分的所述第一电极和所述像素电极之间还设有阻隔层，所述阻隔层用于防止所述第一电极和所述像素电极的导通。 

为实现上述目的，本发明还提供了一种阵列基板制造方法，包括： 

步骤1、在衬底基板上沉积金属材质，采用构图工艺形成栅极扫描线和第一电极； 

步骤2、在完成步骤1的衬底基板上沉积栅极绝缘层； 

步骤3、在完成步骤2的衬底基板上连续沉积非晶硅材质和n+非晶硅材质，采用构图工艺形成有源层； 

步骤4、在完成步骤3的衬底基板上沉积金属材质，采用构图工艺形成数据线、源电极、漏电极和阻隔层，所述阻隔层形成在所述第一电极的上方； 

步骤5、在完成步骤4的衬底基板上形成钝化层，并采用构图工艺在所述漏电极上方的钝化层中形成钝化层过孔； 

步骤6、在完成步骤5的衬底基板上沉积像素电极材质，采用构图工艺形成像素电极，且所述像素电极的区域与所述第一电极的区域至少部分重叠，所述阻隔层介于形成存储电容部分的所述第一电极和所述像素电极之间，且用于防止所述第一电极和所述像素电极的导通。