[发明专利]针对多模式逻辑单元可编程门阵列的工艺映射方法

说明书

技术领域

本发明涉及集成电路以及可编程门阵列(Field Programmable GateArray以下简称FPGA)芯片设计技术领域，具体涉及到FPGA逻辑单元结构，以及FPGA芯片设计自动化方面的一种针对多模式逻辑单元可编程门阵列的工艺映射方法。

背景技术

可编程的逻辑单元(Logic Cell，LC)阵列是组成现场可编程门阵列(FPGA)芯片的基本单元，工艺映射(Technology Mapping)是FPGA设计流程中连接前端逻辑综合和后端布局布线的重要桥梁，在这一阶段，与工艺无关的电路网表在一定的硬件约束下映射到工艺库相关的结构，FPGA芯片的性能很大程度上取决于逻辑单元的结构及其相应的工艺映射方法。

一种新型的多模式LC结构中的LUT4(4-input Look-up Table)也是基于两个LUT3组成，具有自己的特点，如图1所示，除了一个D触发器，两个LUT3及一个用来将两个LUT3组合成一个LUT4的MUX(多路选择器)外，还有三个具有专门作用的模式选择MUX，将其分别命名为Fmux，Cmux与Smux，这三个MUX的选择输入端分别由1位可编程的存储单元决定。显而易见，这种LC结构可以被配置成2³＝8种模式，通过对大量的电路分析得出，在实际FPGA设计能被大量用到的主要有四种模式，如表1所示，表1是四种最常用的多模式LC配置模式。

模式种类Smux选择端Cmux选择端Fmux选择端  模式一    0    0    1  模式二    0    1    0  模式三    0    0    0  模式四    1    0    0

表1

当LC工作在模式一下时，电路等效为一个普通的LUT4，可以实现任意4输入的布尔逻辑；模式二也可以称为进位链(carry-chain)模式，此时，输入CI取代输入I2进入两个LUT3，输入I3不进入LUT3，C-LUT3和S-LUT3的分别通过CO和O输出，CO输出进位，连接到下一个LC的CI端，O输出当前结果，这样一个LC就可以实现如下的全加器逻辑：

S=A⊕B⊕Ci]]>