[发明专利]具有模拟基板的芯片重新配置结构及其封装方法

说明书

技术领域

本发明有关一种半导体的封装结构及方法，特别是有关一种将芯片或多个芯片重新配置至具有封装体的载板后，再经使用重新配置层(RDL)来形成模块化的封装结构及其封装方法。 

背景技术

半导体的技术已经发展的相当的迅速，因此微型化的半导体芯片(Dice)必须具有多样化的功能的需求，使得半导体芯片必须要在很小的区域中配置更多的输入/输出垫(I/O pads)，因而使得金属接脚(pins)的密度也快速的提高了。因此，早期的导线架封装技术已经不适合高密度的金属接脚；故发展出一种球阵列(Ball Grid Array：BGA)的封装技术，球阵列封装除了有比导线架封装更高密度的优点外，其锡球也比较不容易损害与变形。 

随着3C产品的流行，例如：移动电话(Cell Phone)、个人数字助理(PDA)或是iPod等，都必须要将许多复杂的系统芯片放入一个非常小的空间中，因此为解决此一问题，一种称为“晶片级封装(wafer level package；WLP)”的封装技术已经发展出来，其可以在切割晶片成为一个个的芯片之前，就先对晶片进行封装。美国第5,323,051号专利即揭露了这种“晶片级封装”技术。然而，这种“晶片级封装”技术随着芯片主动面上的焊垫(pads)数目的增加，使得焊垫(pads)的间距过小，除了会导致信号耦合或信号干扰的问题外，也会因为焊垫间距过小而造成封装的可靠度降低等问题。因此，当芯片再更进一步的缩小后，使得前述的封装技术都无法满足。 

为解决此一问题，美国第7,196,408号专利已揭露了一种将完成半导体制作工序的晶片，经过测试及切割后，将测试结果为良好的芯片(good die)重新放置于另一个基板之上，然后再进行封装工序，如此，使得这些被重新放置的芯片间具有较宽的间距，故可以将芯片上的焊垫适当的分配，例如使用横向延伸(或扇出)(fan out)技术，因此可以有效解决因间距过小，除了会导致信号耦合或信号干扰的问题。 

然而，为使半导体芯片能够有较小及较薄的封装结构，在进行晶片切割前，会先对晶片进行薄化处理，例如以背磨(backside lapping)方式将晶片薄化至2～20密耳(mil)，然后再切割成一个个的芯片。此一经过薄化处理的芯片，经过重新配置在另一基板上，再以注模方式将多个芯片形成一封装体；由于芯片很薄，使得封装体也是非常的薄，故当封装体脱离基板之后，封装体本身的应力会使得封装体产生翘曲，增加后续进行切割工序的困难。 

另外，在晶片切割之后，要将芯片重新配置在另一个尺寸较原来基板的尺寸还大基板时，由于需要通过取放装置(pick&place)将芯片吸起，然后将芯片翻转后，以覆晶方式将芯片的主动面贴附于基板上，而在取放装置将芯片翻转的过程中，容易会产生倾斜(tilt)而造成位移，例如：倾斜超过5微米，故会使得芯片无法对准，进而使得后续植球工序中也无法对准，而造成封装结构的可靠度降低。 

发明内容

鉴于以上的问题，本发明的主要目的在于提供一种利用封装体形成在载板上，通过封装体使得芯片可以重新配置在另一载板，借此可以让每一个芯片准确的配置在载板上。 

本发明的另一主要目的在提供一种芯片重新配置的封装方法，其可以将12时晶片所切割出来的芯片重新配置于8时晶片的基板上，如此可以有效运用8时晶片的即有的封装设备，而无需重新设立12时晶片的封装设备，可以降低12时晶片的封装成本。 

本发明的还有一主要目的在提供一种芯片重新配置的封装方法，使得进行封装的芯片都是“已知是功能正常的芯片”(Known good die)，可以节省封装材料，故也可以降低工艺成本。