[发明专利]快闪存储器件及其制造方法

说明书

相关申请

本申请要求2007年12月28日提交的韩国专利申请10-2007-0140283 的优先权，其公开内容通过引用全部并入本文。

技术领域

本发明涉及一种制造快闪存储器件的方法，更具体涉及一种通过改善 浮置栅极的图案化工艺可容易地形成浮置栅极的快闪存储器件的制造方 法。

背景技术

随着半导体存储器件集成度的提高，不仅栅极的宽度而且栅极之间的 距离都变窄。为了形成这样的微图案，必需改善用于形成这种半导体存储 器件的工艺。以下通过实例说明一种用于形成快闪存储器件的方法。

在半导体衬底上形成隧道介电层(在周边区域中形成栅极介电层)。形 成用于浮置栅极的导电层。通过实施蚀刻工艺形成隔离沟槽。在沟槽内形 成隔离层，并且在用于浮置栅极的导电层和隔离层的表面上形成介电层。 在介电层上形成用于控制栅极的导电层。然后形成用于栅极图案化工艺的 硬掩模层和光刻胶图案。沿光刻胶图案来图案化所述硬掩模层。沿图案化 的硬掩模层图案顺序地图案化用于控制栅极的导电层、介电层、用于浮置 栅极的导电层和隧道介电层(栅极介电层)。

然而，随着半导体存储器件集成度的提高，浮置栅极之间的距离进一 步地变窄，这可导致存储单元之间的干扰现象。

发明内容

一方面，本发明的方法通过形成浮置栅极来降低相邻存储单元之间的 干扰，所述浮置栅极具有其中堆叠有多个导电层的结构。

另一方面，本发明的方法可通过在多个导电层的图案化工艺中实施使 用包含氟(F)的气体的蚀刻工艺来防止浮置栅极的底部比浮置栅极的顶 部变得更宽的现象。

根据本发明一个方面的制造快闪存储器件的方法包括：在半导体衬底 上形成隧道介电层和非晶第一导电层，实施退火工艺以将非晶第一导电层 转变为结晶第一导电层，在结晶第一导电层上形成第二导电层，实施第一 蚀刻工艺以图案化第二导电层，实施第二蚀刻工艺以除去结晶第一导电层 上的氧化物层，和实施第三蚀刻工艺以图案化非晶第一导电层。

非晶第一导电层优选包括未掺杂的多晶硅层。结晶第一导电层优选未 掺杂的多晶硅层。

第二导电层优选包括掺杂的多晶硅层。非晶第一导电层优选形成为 200～400埃的厚度。

结晶第一导电层优选形成为1～50埃的厚度。第二导电层优选形成为 300～700埃的厚度。

第一、第二和第三蚀刻工艺优选使用干蚀刻工艺实施。第一蚀刻工艺 和第三蚀刻工艺可通过使用混合气体产生等离子体来实施，该混合气体优 选包含HBr和O₂的混合气体或包含HBr、Cl₂和O₂的混合气体。

第二蚀刻工艺优选通过产生等离子体来实施，优选使用氟(F)气体或 含氟(F)气体产生等离子体。含氟(F)气体优选包含C_xF_y，优选为C₂F₆、 C₃F₈、C₄F₈或C₅F₈、SF₆或NF₃。

在实施第一蚀刻工艺之前，可实施除去第二导电层上的氧化物层的第 四蚀刻工艺。第四蚀刻工艺优选使用通过采用氟(F)气体或含氟(F)气 体产生等离子体的干蚀刻工艺来实施。含氟(F)气体优选包含C_xF_y，优 选为C₂F₆、C₃F₈、C₄F₈或C₅F₈、SF₆或NF₃。

根据本发明一个方面的快闪存储器件包括：在半导体衬底上形成的隧 道介电层、在所述隧道介电层上形成的第一导电层和第二导电层、和在所 述第二导电层上形成的介电层和第三导电层。

第一导电层优选包括未掺杂的多晶硅层。第一导电层的上表面优选包 括结晶第一导电层。第二导电层优选包括掺杂的多晶硅层。

附图说明

图1a～1f是说明根据本发明的快闪存储器件及其制造方法的截面图。