[发明专利]NOR闪存装置及制造该装置的方法

说明书

本申请在35U.S.C.§119下要求韩国专利申请第10-2007-0062806号(于2007年6月26日递交)的优先权，其全部内容结合于此作为参考。

技术领域

本发明涉及诸如90nm等级等的NOR闪存装置(flash device)，尤其涉及NOR闪存装置中的后段工艺(back end of line，BEOL)结构以及用于制造该装置的方法。

背景技术

为了满足轻薄、高集成度以及高速度、超大规模集成电路(ULSI)的需求，在闪存装置上更加需要新技术。金属间电介质(IMD)材料甚至在NOR闪存装置中形成该材料的技术，都是增强装置性能的重要因素。首先，下面将说明取决于各种材料的延迟时间。

实例图1是示出取决于各种材料的延迟时间的关系曲线图，其中，水平轴表示线宽，垂直轴表示延迟时间。如实例图1中所示，当将低电介质薄膜应用到具有0.13μm或更窄线宽的线时，Al/SiO₂情况下的延迟时间突然增加。然而，当将Cu/低-k应用于其时，与Al/SiO₂相比延迟时间减少了约50％。此外，金属线的层数可以从12减至6。因此，由于可以简化复杂的金属线处理，所以装置的能耗可减少约30％，并且装置的制造成本可减少约30％。金属间电介质材料作为下一代半导体装置发展的核心技术正在增长。

甚至在NOR闪存装置的情况下，其尺寸可以减小，但将发生时间常数RC、延迟、串扰、噪声、以及功率耗散。因此，在BEOL中，可以使用高导电性材料和低k电介质材料作为金属间电介质材料。然而，在NOR闪存装置的BEOL结构中，用作当今使用的金属线的金属间电介质(IMD)材料的SiO₂薄膜具有介于3.9至4.2之间的过高的介电常数。考虑到0.18μm等级或更高等级等的半导体装置的高集成度和高速度，这样将引起严重的问题。并且，为了达到这样的高集成度以及高速度，可能需要0.13μm的临界尺寸(CD)以及约2000MHz的驱动速度。然而，因为传统的NOR闪存装置的线材料是由铝组成的，所以存在电阻过高的问题。

发明内容

实施例涉及诸如90nm等级等的NOR闪存装置，尤其涉及NOR闪存装置中的后段工艺(BEOL)结构以及制造该装置的方法。

实施例涉及NOR闪存装置以及以BEOL结构使用铜和低k电介质材料制造该装置的方法。

实施例涉及能够防止由于在BEOL结构中应用铜以及低k电介质材料而引起的铜扩散的NOR闪存装置以及制造该装置的方法。

实施例涉及具有BEOL结构的NOR闪存装置，其包括以下部分中的至少一个：衬底，具有导电区域；第一金属间电介质，在衬底上形成；第一金属线，在导电区域中形成；第二金属间电介质，覆盖第一金属线和第一金属间电介质；第一接触部，穿透通过第二金属间电介质；以及第二金属线，通过第一接触部连接至第一金属线。根据实施例，第一接触部和第一及第二金属线中的至少一个是由铜组成的，并且第一和第二金属间电介质中的至少一个是由低电介质材料组成的。

实施例涉及制造具有BEOL结构的NOR闪存装置的方法，可以包括以下步骤中的至少一个：在衬底中形成导电区域；然后在衬底上/之上形成具有暴露导电区域的沟槽的第一金属间电介质；然后在沟槽中形成第一金属线；然后在第一金属线和第一金属间电介质上形成具有暴露第一金属线的孔的第二金属间电介质；然后在孔中形成第一接触部和第二金属线。根据实施例，第一接触部和第一及第二金属线中的至少一个是由铜组成的，并且第一和第二金属间电介质中的至少一个是由低k电介质材料组成的。

实施例涉及可以包括以下部分中的至少一个的设备：衬底，具有导电区域；第一金属间电介质层，在衬底上形成；第一金属线，在导电区域上形成；第二金属间电介质层，在第一金属线和第一金属间电介质上形成；第一接触部，延伸通过第二金属间电介质层；以及第二金属线，通过第一接触部连接至第一金属线。根据实施例，第一接触部和第一及第二金属线中的至少一个是由铜组成的，并且第一和第二金属间电介质中的至少一个是由低k电介质材料组成的。