[发明专利]超大尺寸集成电路的准确寄生电容取得

权利要求书

1.一种电子地产生一技术档案以取得集成电路布局中寄生电容的方法，所述方法包含以下步骤：

提供具有实质相似尺寸且不同接触/介层结构的多个接触/介层电容测试结构；

量测在所述多个接触/介层电容测试结构上的接触/介层寄生电容值；

创造一有效接触/介层宽度表，其中创造所述有效接触/介层宽度表的步骤包含：

准备一制程特性档案，所述制程特性档案包含一多边形接触/介层结构的面积的一试验值，而所述多边形接触/介层结构对应至所述多个接触/介层电容测试结构的其中之一；

利用一场解算器及所述制程特性档案，根据所述多边形接触/介层结构的面积的试验值计算所述多边形接触/介层的接触/介层寄生电容值；及

比较所述多边形接触/介层的计算的接触/介层寄生电容值及对应的所述接触/介层寄生电容测试结构的量测的接触/介层寄生电容值，当所述多边形接触/介层的计算的接触/介层寄生电容值及对应的所述接触/介层寄生电容测试结构的量测的接触/介层寄生电容值匹配时，则决定所述接触/介层宽度表中的一有效接触/介层宽度；以及产生对应所述有效接触/介层宽度表的一电容表。

2.根据权利要求1所述的方法，其中所述接触/介层电容测试结构具有实质相似尺寸及不同接触结构的金氧半导体(MOS)晶体管。

3.根据权利要求1所述的方法，其中所述接触/介层结构包含具有圆柱状且尺寸变化的接触/介层。

4.根据权利要求2所述的方法，其中所述接触结构具有接触-至-接触与接触-至-栅极电极距离，其分别是最小设计规则距离的倍数。

5.根据权利要求1所述的方法，其中所述有效接触/介层宽度表的每一要素对应于具有方形接触/介层的一接触/介层结构。

6.根据权利要求1所述的方法，其中所述场解算器具有一3D准确性。

7.根据权利要求1所述的方法，其中产生对应所述有效接触/介层宽度表的电容表的步骤包含：

输入所述有效接触/介层宽度表至所述场解算器；以及

输入所述制程特性档案于所述场解算器，指明制程与技术参数。

8.一种取得集成电路布局中一或多个接触/介层的一寄生电容的方法，所述方法包含以下步骤：

将一技术档案读进一取得系统；以及

将一电路布局读进所述取得系统；

其中所述技术档案包含如根据权利要求1-7中任一项所述的方法而获得的一电容表；

其中所述电容表中的接触/介层电容值由如根据权利要求1-7中任一项所述的方法而获得的一有效接触/介层宽度表导出；以及

其中校准所述有效接触/介层宽度表的各要素，以具有一寄生电容值系匹配集成电路中一实际接触/介层结构的寄生电容值。

9.根据权利要求8所述的方法，其中所述有效接触/介层宽度表的各要素对应具有多边形接触/介层的一接触/介层结构。