[发明专利]可降低频率偶合效应的移位缓存器及移位缓存器单元

权利要求书

1.一种移位缓存器，具有多级移位缓存单元，其特征在于，每一级移位缓存器包括：

至少一提升驱动模块，用于依据一脉冲信号，提供一驱动信号；

一提升模块，其受该驱动信号触发而导通时，基于一第一信号与一第二信号两者其中之一，输出一输出信号；

至少一下拉模块，提供一第一电源电压至提升模块；以及

至少一下拉驱动模块，在该第一信号波形或第二信号波形形成上升边缘或下降边缘两者其中之一时，已依据一第三信号或一第四信号，先触发下拉模块一段特定时间；

第三信号和第四信号中的一个维持领先第一信号或第二信号小于180度的相差，第三信号和第四信号中的另一个维持落后第一信号或第二信号小于180度的相差。

2.如权利要求1所述的移位缓存器，其特征在于，当该第一信号波形或第二信号波形形成上升边缘时，该下拉驱动模块已先依据第三信号，导通下拉模块一段特定时间，以及当该第一信号波形或第二信号波形形成下降边缘时，该下拉驱动模块已先依据第四信号，关闭下拉模块的导通一段特定时间。

3.如权利要求2所述的移位缓存器，其特征在于，该多级移位缓存器单元进一步包括：

至少一奇数级移位缓存器单元，其提升驱动模块依据前一个奇数级移位缓存器单元产生的设定信号或一初始设定信号以导通该提升模块，使该提升模块产生一设定信号予下一个奇数级移位缓存器单元的提升驱动模块，并依据下一个奇数级移位缓存器单元产生的设定信号，提供第一电源电压以关闭提升模块的导通；以及

至少一偶数级移位缓存器单元，其提升驱动模块依据前一个偶数级移位缓存器单元产生的设定信号或另一初始设定信号，提供该驱动信号以导通该提升模块，使该提升模块产生一设定信号予下一个偶数级移位缓存器单元的提升驱动模块，并依据下一个偶数级移位缓存器单元产生的设定信号，提供第一电源电压以关闭提升模块。

4.如权利要求3所述的移位缓存器，其特征在于，该多级移位缓存器单元进一步包括：

每一奇数级移位缓存器单元的第一信号为一第一频率信号、第二信号为一第二频率信号并与该第一频率信号互为反相、第三信号为一第一周期信号，以及第四信号为一第二周期信号并与该第一周期信号互为反相；以及

每一偶数级移位缓存器单元的第一信号为前述第一周期信号、第二信号为前述第二周期信号、第三信号为前述第一频率信号，以及第四信号为前述第二频率信号。

5.如权利要求4所述的移位缓存器，其特征在于，该第一周期信号波形维持领先第一频率信号波形小于180度的相差，以及该第二周期信号波形维持落后第一频率信号波形小于180度的相差。

6.如权利要求4所述的移位缓存器，其特征在于，该第一周期信号波形的波峰宽度小于该第二周期信号波形的波谷宽度，以及该第一频率信号波形的波峰宽度小于该第二频率信号波形的波谷宽度。

7.如权利要求4所述的移位缓存器，其特征在于，第一周期信号、第二周期信号、第一频率信号及第二频率信号的每一信号波形的波峰宽度皆小于波谷宽度。

8.如权利要求4所述的移位缓存器，其特征在于，该提升模块具有一输入节点连接该驱动信号，以及一输出节点用于输出该输出信号；该下拉模块，具有一第一输入节点并提供第一电源电压至提升模块的输出节点；以及一下拉驱动模块，连接下拉模块的第一输入节点以导通下拉模块。

9.如权利要求8所述的移位缓存器，其特征在于，该提升驱动模块包括一第一晶体管，其漏极与栅极共同连接该脉冲信号，以及源极连接提升模块的输入节点以提供驱动信号。

10.如权利要求9所述的移位缓存器，其特征在于，该提升模块进一步包括：

一第二晶体管，其漏极连接第一信号与第二信号两者其中之一、栅极连接提升模块的输入节点及该驱动信号，以及源极连接至输出节点以产生该输出信号；以及

一第三晶体管，其漏极连接第一信号与第二信号两者其中之一、栅极连接提升模块的输入节点及该驱动信号，以及源极产生设定信号予下一级移位缓存器单元。