[发明专利]可降低频率偶合效应的移位缓存器及移位缓存器单元

说明书

技术领域

本发明是关于一种移位缓存器及移位缓存器单元，特别是关于一种可降低频率偶合效应的移位缓存器及移位缓存器单元。

背景技术

现有液晶显示器(LCD)是利用驱动模块(Driving Circuit)来控制该液晶显示器的面板上多个像素(Pixel)的灰阶信号。该驱动模块包括一栅极驱动器(GateDriver)电性连接数条扫瞄线(或称栅极线)以分别输出栅极脉冲信号(Gate PulseSignal)至每一对应像素，以及一源极驱动器(Source Driver)电性连接数条数据线(或称源极线)以分别传送数据信号(Data Signal)至每一对应像素，且每一条扫瞄线与每一条数据线的交会处还分别连接一对应像素的主动元件的两极性端(如薄膜晶体管(TFT)的栅极与源极)。当该栅极驱动器依序输出栅极脉冲信号以逐一开启每一条扫瞄在线的晶体管时，该源极驱动器会同时输出对应的数据信号以对该等数据在线的晶体管的电容充电至所需的电压准位，藉以显示不同的灰阶。

为了降低栅极驱动器的芯片成本，一些现有液晶显示器(LCD)面板如低温多晶硅(Low Temperature Poly-Silicon，LTPS)工艺面板采用一种整合驱动模块的设计，即将原本位在栅极驱动器芯片内的移位缓存器(Shift Register)改作在玻璃基板上，形成多级串接的移位缓存器(Shift Register Stages)模块以实现GOA(Gate on Array)，且其功能等同于原本栅极驱动器的移位缓存器。因为目前低温多晶硅(LTPS)制程大多采用多晶硅，使其拥有的晶体管载子迁移率(Mobility)可较非晶硅工艺高出两百倍以上。然而，为了降低面板的制作成本，拥有较低载子迁移率(Mobility)的非晶硅工艺也逐渐将模块设计制作于玻璃上。

目前整合驱动模块的移位缓存器设计中多设有一下拉模块(Pull-downModule)或类似的装置来避免该移位缓存器输出的栅极脉冲信号波形被其它信号提升(Pull up)而失真，但是驱动该等下拉模块的信号多半是采用一种频率信号(如CK)或是一反相频率信号(如XCK)。如图1A所示，为美国专利公告第7310402B2号所揭的第N级移位缓存器210的电路图，其包含一提升晶体管Q2与下拉模块1及2皆采用一第一频率信号(CK1)如图所示的理想第一频率信号(CK1-ideal)波形，但实际上在运作时，易受该提升晶体管Q2的泄极(Drain)与门极(Gate)之间形成的一电容(Cgd)偶合效应(Coupling Effect)影响，造成如图1B所示的实际第一频率信号(CK1-real)的波形上升速度较慢(如曲线边缘E1)，导致栅极脉冲信号的输出波形(Out)出现数个周期性向上的突升点B1；同时，因为图1A的下拉模块1及2也受到第一频率信号(CK1)的延迟驱动，连带造成提升模块的输出节点或输入节点(如P2)的位准未被及时下拉，以致下拉效果不佳。此外，虽然该下拉模块2使用理想上的第二频率信号(CK2-ideal)，但实际上的第二频率信号(CK2-real)也有可能出现与第一频率信号相同的偶合效应问题，故如图1B所示的栅极脉冲信号输出波形(Out)亦出现数个周期性的向下突升点B2。

发明内容

本发明之目的在于提供一种可降低频率偶合效应的移位缓存器及移位缓存器单元，是利用其它周期信号来驱动下拉模块(Pull-down Module)，且该周期信号与频率信号之间维持一小于180度的相位差(Phase shift)，藉此当时该频率信号的偶合效应出现时，该下拉模块本身即具有足够的能力抵抗，进而改善移位缓存器的输出波形。

为达成本发明目的，本发明提供一种移位缓存器，具有多个奇数级与偶数级移位缓存单元，其中每一级移位缓存器单元包括：至少一提升驱动模块、一提升模块、至少一下拉模块及至少一下拉驱动模块。

该提升驱动模块，用于依据一脉冲信号，提供一驱动信号。该提升模块，其受该驱动信号触发而导通时，基于一第一信号与一第二信号两者其中之一，输出一输出信号。该下拉模块，提供一第一电源电压至提升模块。该下拉驱动模块，在该第一信号波形或第二信号波形形成上升边缘时，该下拉驱动模块已先依据第三信号，导通下拉模块一段特定时间，及/或在该第一信号波形或第二信号波形形成下降边缘时，该下拉驱动模块已先依据第四信号，关闭下拉模块的导通一段特定时间。