[发明专利]半导体器件

说明书

技术领域

本发明涉及半导体器件，例如涉及在不使用布线基板(interposer)等的晶片级CSP等中使用的半导体器件。 

背景技术

在以往的半导体器件中，主流是例如，利用树脂来密封半导体芯片、在该密封后的树脂周围的侧面部配置金属导线的周围配置端子型。但是，在这种封装构造的情况下，封装体的面积比半导体芯片的面积大。因此，近年来，一种被称为CSP(芯片级封装体或芯片尺寸封装体)的封装体构造正在迅速普及。 

这种CSP，采用在封装体的平坦表面上平面状配置电极的所谓球栅阵列(BGA)技术，以比以往小的面积在电子电路基板上高密度安装具有相同电极端子数的相同投影面积的半导体芯片。因此，这种CSP其封装面积基本等于半导体芯片的面积，所以能够对电子设备的小型、轻量化做出很大贡献。 

这种CSP，是切断形成有电路的硅晶片、并针对切断了的各个半导体芯片个别地实施封装而完成的。另一方面，被称为晶片级CSP的封装体构造，在硅晶片上形成有绝缘层、二次布线层(导电层)、密封层、焊料凸起(端子)等。而且，在最后工序中将晶片切断为规定的芯片尺寸，从而使封装体的面积和半导体芯片的面积基本相等(例如，参照日本特开2004-207368号公报) 

在这种构造的CSP中，在硅晶片等基板上，大致在整个区域形成绝缘层和密封层，保证二次布线层(导电层)的绝缘。但是，存在以下问题：这种绝缘层和密封层大多利用树脂等形成，固化时的收缩和发热所引起的伸缩，可能使其与基板之间产生应力，导致基板发生弯曲，或者绝缘层和密封层从基板上脱离。因此，在例如日本特开200-353716号公报所记载的发明中，记载了下述半导体器件：按照每个暴露在外部的端子(凸起)，在绝缘层和密封层上形成槽来进行划分，减小因绝缘层和密封层的伸缩而引起的基板弯曲。

但是，在日本特开2000-353716号公报所记载的半导体器件中，由于仅在绝缘层和密封层上形成了宽度较窄的槽，所以很难完全吸收绝缘层和密封层的伸缩，很难可靠地防止因绝缘层和密封层而引起的基板弯曲。此外，暴露在外部的端子(凸起)之间，由于仅以宽度较窄的槽进行划分，所以在高密度地配置端子时，端子之间也可能发生短路。 

发明内容

本发明就是鉴于上述情况而做出的，目的是提供一种防止因绝缘层的伸缩而引起的基板弯曲、和绝缘层与基板脱离，并提高端子之间的绝缘性的半导体器件。 

本发明的半导体器件具有半导体基板和构造体，半导体基板的一面被第一绝缘部覆盖，该构造体包括：第一导电部，配置在上述半导体基板的一面上；第二绝缘部，重叠配置在上述第一绝缘部上，具有使上述第一导电部露出的第一开口部；第二导电部，重叠配置在上述第二绝缘部上，通过上述第一开口部与上述第一导电部电连接；第三绝缘部，重叠配置在上述第二导电部上，具有使上述第二导电部的一部分露出的第二开口部；以及端子，配置在上述第二开口部上；在上述半导体基板上配置有多个上述构造体，上述构造体中的位于邻接位置的至少一组构造体之间，配置有第三开口部，该第三开口部贯通上述第二绝缘部和上述第三绝缘部，使上述第一绝缘部露出，上述第二导电部重叠配置在上述第二绝缘部上，在上述第二绝缘部的上述第一开口部中上述第二导电部与上述第一导电部电连接。 

在本发明的半导体器件中，上述第三开口部最好形成为：使位于相互邻接位置的上述构造体之间的至少一部分分离。 

在本发明的半导体器件中，上述第三开口部最好以下述方式形成：从上方观察上述半导体器件时，上述构造体呈包围上述端子的独立的岛状。 

在本发明的半导体器件中，最好是，邻接的上述构造体彼此相连，并且配置在上述构造体之间的上述第三开口部相互独立地形成。