[发明专利]寻址驱动器及其制作方法和采用该寻址驱动器的显示装置

说明书

技术领域

本发明涉及显示装置，而且更特别的是，涉及高功率寻址驱动器以及采用该高功率寻址驱动器的显示装置。

背景技术

最近，已经迅速地开发阴极射线管(CRT，cathode ray tube)显示的替代者。这些替代者包括可以广泛用于如高性能电视机(TV set)和计算机监视器中的平板显示装置(flat panel display device)。该些平板显示装置典型地包括显示面板和驱动显示面板的显示控制器。而且，平板面板显示装置包括将显示控制器的二维扫描输出信号输出到显示面板的寻址驱动器(address driver)和扫描驱动器(scan driver)。这些显示面板可以根据其中所采用的显示机理分类为如液晶显示(LCD，liquid crystal display)面板和等离子显示面板(PDP，plasma display panels)。

图1图解传统寻址驱动器的能量恢复电路(energy recovery circuit)输出级(output stage)和连接到该寻址驱动器的显示面板的方框图。

参考图1，传统寻址驱动器的输出级OST’包括彼此串联的上拉(pull-up)晶体管TP和下拉(pull-down)晶体管TN。上拉晶体管TP可以为高功率p-沟道金属氧化物半导体(PMOS，p-channel metal-oxide-semiconductor)晶体管，并且下拉晶体管TN可以为高功率n-沟道金属氧化物半导体(NMOS，n-channel metal-oxide-semiconductor)晶体管。下拉晶体管TN的漏区与上拉晶体管TP的漏区电连接以提供寻址驱动器的输出级OST’的输出端OT。输出端OT连接到显示面板DP’。

上拉晶体管TP的源区由结点N与能量恢复电路ERC’的输出端电连接，并且下拉晶体管TN的源区电连接到接地端(ground terminal)。同样，上拉晶体管TP的源区直接连接到上拉晶体管TP的体区(即，沟道体)，并且下拉晶体管TN的源区直接连接到下拉晶体管的体区(即，沟道体)。

当能量恢复电路ERC’工作在充电模式或者放电模式时，低电平(low-level)信号(如，接地电压)施加到上拉晶体管TP和下拉晶体管TN的栅电极。结果，上拉晶体管TP导通，并且下拉晶体管TN关断。

在充电模式中，诱导入结点N的电压V_N大于输出端OT的电压Vout，并且在放电模式中，结点电压V_N小于输出电压Vout。从而，在充电模式中，充电电流I_CG通过上拉晶体管TP提供给显示面板DP’，并且在放电模式中，放电电流I_DG通过上拉晶体管TP从显示面板DP’流到能量恢复电路ERC’。

图2图解图1的寻址驱动器的输出级中使用的上拉晶体管TP的截面图。

参考图2，重掺杂n-型杂质的n-型埋层(buried layer)2设置在p-型半导体衬底1上，并且轻掺杂n-型杂质的n-型外延层3设置在n-型埋层2上。场氧化层(field oxide layer)5设置在n-型外延层3的预定区域中，从而限定彼此分隔开的源有源区(source active region)5s和漏有源区5d。彼此相邻的p-型源区7s和n-型体提取区(bulk pick-up region)7b设置在源有源区5s中，并且p-型重掺杂漏区7d设置在漏有源区5d中。p-型源区7s和n-型体提取区7b由n-型源端体区(source-side body region)9b围绕，并且p-型重掺杂漏区7d由p-型轻掺杂漏区9d围绕。p-型重掺杂漏区7d和p-型轻掺杂漏区9d构成p-型漏区10d。p-型轻掺杂漏区9d有助于增加p-型漏区10d的结击穿电压。

栅电极11设置在源有源区5s和漏有源区5d之间的场氧化层5上。从而，设置在源有源区5s和漏有源区5d之间的场氧化层5用作栅氧化层。

在以上描述的传统的上拉晶体管TP中，p-型漏区10d、n-型外延层3以及p-型半导体衬底1构成寄生双极性晶体管(bipolar transistor)BJT。就是说，p-型漏区10d、n-型外延层3和p-型半导体衬底1分别与寄生双极性晶体管BJT的发射区E、基区B和集电区C相对应。