[发明专利]集成电路装置及其形成方法

说明书

技术领域

本发明涉及集成电路装置和形成集成电路装置的方法，特别是，半导体互连结构和形成半导体互连结构的方法。

背景技术

具有高集成度半导体装置的集成电路装置典型地利用垂直互连结构，以使垂直分离的导线和半导体装置结构及区域电连接在一起。但是，随着集成电路内的半导体装置的集成密度增大，导线的线宽和垂直互连结构的截面宽度典型地减小。这种导线和垂直互连结构的尺寸上的减小增大了对具有较低电阻率的互连材料的需求。为了应对这种增大的需求，已经开发出了包括高导电性碳纳米管的互连结构。Choi等人的标题为“Method of Forming a Conductive Line for a Semiconductor Device usinga Carbon Nanotube and Semiconductor Device Manufactured using the Method”的美国专利No.7247897公开了包含碳纳米管的传统互连结构的一个实例，这里结合其公开内容作为参考。

Kawabata等人的公开号为2004/0182600和2006/0071334以及Nihei的公开号为2006/0071344的美国专利中公开了其他包含碳纳米管的传统互连结构。2004年IEEE国际互连技术会议的会议论文集第251-253页的由Mizuhisa Nihei等人撰写的标题为“Carbon Nanotube Vias for Future LSI Interconnects”的论文，以及2005年6月6-8日的IEEE国际互连技术会议的会议论文集第234-236页的由Mizuhisa Nihei等人撰写的标题为“Low-resistance Multi-walled Carbon Nabotube Vias with ParallelChannel Conduction of Inner Shells”的论文还公开了包含多壁碳纳米管通路的集成电路装置。

发明内容

根据本发明实施例的集成电路装置包括包含碳纳米管的导电互连。根据这些实施例中的一些实施例，电互连包括在集成电路衬底上的第一金属区域，该第一金属区域至少具有第一金属。在该第一金属区域的上表面上提供第一导电屏蔽层，并在该第一导电屏蔽层上提供第二金属区域。该第一导电屏蔽层包括抑制第一金属从该第一金属区域向外扩散的材料，并且该第二金属区域在其中包括催化金属。

根据这些实施例的其他方面，在该第二金属区域上提供电绝缘层。该电绝缘层在其中具有暴露一部分第二金属区域的开口。提供多个碳纳米管作为垂直电互连。在该开口中延伸的这些碳纳米管通过第二金属区域的暴露部分和第一导电屏蔽层电耦合到该第一金属区域。根据这些实施例的其他方面，该第一金属可以是铜，并且该导电屏蔽层可以包括钴合金、镍合金、钯和铟及它们的组合中的至少一种。该催化金属还可以是选自由铁、镍、钴、钨、钇、钯和铂组成的组中的金属。

根据本发明的其他实施例，在多个碳纳米管上可以提供第二导电屏蔽层。该第二导电屏蔽层可以包括选自由钽、氮化钽、钨和氮化钨组成的组中的金属。为了完成导电互连，可以在该第二导电屏蔽层上提供铜镶嵌图案(damascene pattern)。

根据本发明的再一实施例，在该第二金属区域和电绝缘层之间提供导电盖层。该导电盖层包括抑制氧从电绝缘层向外扩散到第二金属区域的材料。该导电盖层在其中可以具有与电绝缘层中的开口对准的开口。特别是，该导电盖层可以接触第二金属区域的上表面，并包括选自由钴合金、镍合金、钯和铟及它们的组合组成的组中的金属。更特别地，该金属可以选自由磷掺杂钴合金、硼掺杂钴合金、磷掺杂镍合金、硼掺杂镍合金、钯和铟及它们的组合组成的组。

根据本发明另一实施例的集成电路装置包括半导体衬底和该半导体衬底上的第一层间绝缘层。该第一层间绝缘层在其中具有凹槽。在该凹槽中提供第一铜图案。此外，提供衬于凹槽的底部和侧壁的第一导电屏蔽层，使得该第一导电屏蔽层在第一铜图案和第一层间绝缘层之间延伸。该第一导电屏蔽层包括抑制铜从该第一铜图案向外扩散的材料。该第一导电屏蔽层可以包括选自由磷掺杂钴合金、硼掺杂钴合金、磷掺杂镍合金、硼掺杂镍合金、钯和铟及它们的组合组成的组中的金属。