[发明专利]制造闪速存储器件的方法

说明书

本申请基于35U.S.C.§119要求韩国专利申请第10-2007-0062648号(于2007年6月26日提交)的优先权，其全部内容以引用方式结合于此作为参考。

技术领域

本发明涉及一种半导体器件，更具体地，本发明涉及一种制造闪速存储器件的方法。

背景技术

闪速存储器件是一种非易失性存储介质，即使在断电时，存储在其中的数据也不会丢失。当进行诸如录音，读取以及删除等操作时，具有高处理速度的闪速存储器件是有利的。因此，闪速存储器件已经广泛用于个人电脑(PC)、机顶盒、打印机以及网络服务器等基本输入输出系统(Bios)的数据存储。近来，闪速存储器件已被广泛应用于诸如数码相机以及蜂窝式移动电话的器件中。

然而，随着闪速存储器件变得更加高度集成，闪速存储器件的元胞(unit cell)的尺寸减小，形成元胞的栅极区域之间的空间间隔也随之同样减小，从而在形成金属线时会产生空隙(void)。

发明内容

本发明的具体实施方式涉及一种制造存储器件的方法，其用于在形成层间介电薄膜(interlayer dielectric film)时防止空隙的产生。

本发明的具体实施方式涉及一种制造闪速存储器件的方法，包括下列步骤中的至少一个：在半导体衬底上和/或上方形成栅极；然后在该半导体衬底上和/或上方顺序地堆叠第一介电薄膜和第二介电薄膜，且通过第一蚀刻过程在该栅极的侧壁上和/或上方形成第一介质图案和第二介电图案；然后在该半导体衬底上和/或上方形成源区和漏区；然后在该半导体衬底上和/或上方除去第二介质图案并形成第三介电薄膜；然后在该第三介电薄膜上进行第二蚀刻过程，从而在该栅极侧壁上和/或上方的第一介电图案和第三介电图案中形成隔离体(spacer)；然后在形成有栅极和隔离体的半导体衬底上和/或上方形成层间介电薄膜。

本发明的具体实施方式涉及一种方法，包括下列步骤中的至少一个：在半导体衬底上形成栅极；然后在该半导体衬底上顺序地堆叠第一介电薄膜和第二介电薄膜；然后通过实施第一蚀刻过程，在该栅极的侧壁上形成包括第一介电薄膜图案和第二介电薄膜图案的第一隔离体；然后在该半导体衬底中形成源区和漏区；然后除去第二介电薄膜；然后在该半导体衬底上顺序地堆叠第三介电薄膜和第四介电薄膜；然后通过实施第二蚀刻过程，在栅极侧壁上形成包括第一介电图案和第三介电图案的第二隔离体；然后在包括栅极和第二隔离体的半导体衬底上形成层间介电薄膜。

本发明的具体实施方式涉及一种方法，包括下列步骤中的至少一个：在半导体衬底的单元区(cell area)中形成多个栅极并在该半导体衬底的周边区(peripheral area)中形成栅电极；然后在该栅极及栅电极的侧壁上形成包括第一介电层与第二介电层的第一隔离体；然后在该半导体衬底中形成源/漏区；然后除去第二介电层以暴露第一介电层；然后在该栅极和栅电极的侧壁上形成包括第一介电层和第三介电层的第二隔离体。

本发明的具体实施方式涉及一种方法，包括下列步骤中的至少一个：在半导体衬底上形成间隔的栅极；然后在栅极的侧壁上形成包括第一氧化层(氧化物层)和第一氮化层(氮化物层)的第一隔离体；然后在该半导体衬底中形成源/漏区；然后除去第一氮化层以使第一氧化层暴露；然后在栅极的侧壁上形成包括第一氧化层和第二氮化层的第二隔离体；以及然后在栅极以及源/漏区上形成硅化物层；然后在包括栅极、硅化物层和第二隔离体的半导体衬底上形成层间介电薄膜；然后形成透过层间介电薄膜延伸并且电连接到栅极、栅电极以及源/漏区的接触插塞(contact plug)。

附图说明

图1到图11示出了根据具体实施方式制造闪速存储器件的方法。

具体实施方式

如图1所示，在具有单元区域(cell region)或区以及周边区域(peri region)或区的半导体衬底10上和/或上方形成栅电极18和栅极20。在单元区中，可以形成包括第一栅极氧化膜(氧化物薄膜)11、浮栅12、介电薄膜14以及控制栅极16的栅极20。在周边区中，形成第二栅极氧化膜17以及栅电极18。浮栅12、控制电极16和栅电极18可以由多晶硅制成。可以形成用于使浮栅12与控制栅极16绝缘的具有氧化物-氮化物-氧化物(ONO)结构的介电薄膜14。当控制电极16用于将偏压激发电子(bias voltage excitingelectron)施加到在其下方形成的浮栅12以充电或释放该电子时，浮栅12可以用于存储数据。