[发明专利]集成电路制作方法

说明书

技术领域

本发明是有关于一种集成电路设计及布局(Integrated Circuit Design and Layout)技术，特别是指一种具备光掩模(mask)再利用性的集成电路制作方 法。

背景技术

在许多系统应用中，经常会使用多个功能相似的硬件单元来增强工作效 能。例如，通讯系统通过增加接收器个数提升接收能力；电脑系统以多个处 理器来加快运算速度并提高可承载运算能力。其中，各个系统所需硬件单元 的数目随应用层次和目的而不同。

已知用以提供不同硬件单元数目的方法有三：

第一种方法，是利用单一套光掩模制作包含硬件单元的管芯(die)，然后 依据实际应用将多个管芯封装(package)成包含期望硬件单元数目的芯片。如 此虽可大幅降低光掩模费用，但是硬件单元间的沟通将受限于每一管芯的焊 垫(pad)数目，且传送速度也受影响。除此之外，封装成本也将相对提高许多。

第二种方法，是针对每一需要不同硬件单元数目的用途，分别制作一套 光掩模来生产对应芯片(chip)。虽然较不用担心硬件单元间的沟通，但是下 单多套光掩模并不符经济效益。

第三种方法，是以一套光掩模生产包含硬件单元的芯片，然后视情况在 印刷电路板(Printed Circuit Board，简称PCB)上设置期望数目的芯片。这样 的方法虽然可以简化光掩模和封装的下单，但是实际应用时硬件单元间的沟 通仍会受到每一芯片的接脚(pin)的限制，且所费封装成本也不低。

发明内容

因此，本发明的目的，即在于提供一种可以降低光掩模和封装成本的集 成电路制作方法，能重复利用光掩模来生产多种包含不同硬件单元数目的芯 片，且不使硬件单元间的沟通受到过多限制。

于是，本发明集成电路制作方法包含以下步骤：在多个硬件单元整合布 线的S层电路布局中，将同一硬件单元的电路布线分布于每层的相对相同位 置；将每层的相对相同位置形成聚集电路，并于其中的C层至少以沟通布线 连接同一层的不同硬件单元的聚集电路；及将每个沟通布线集中于其中C层 的另一个相对相同位置，且C为小于S的正整数；其中，该另一个相对相同 位置至少包含一切割道以上的宽度，且该切割道是否切割将决定所产生的管 芯数目以及每一管芯所包含的硬件单元数目。

附图说明

图1是一示意图，说明属于同一硬件单元的电路布线分布于S层电路布 局的相对相同位置；

图2是一示意图，说明管芯包含多个模块，且每个模块间预留适当宽度 的切割道；

图3是一示意图，说明管芯受一道额外切割所切割；

图4是一示意图，说明管芯受二道额外切割所切割；

图5是一示意图，说明管芯受二道额外切割而形成分别包含一个硬件单 元的切割区块；及

图6是一示意图，说明管芯受二道额外切割而形成分别包含一、二、四 个硬件单元的切割区块。

【主要元件符号说明】

1：管芯

11：模块

111：输入输出焊垫

12：模块

121：输入输出焊垫

13：模块

131：输入输出焊垫

14：模块

141：输入输出焊垫

15：信号连接

2：管芯

cut1～7：额外切割

unit1～4：硬件单元

C_mass1～4：聚集电路

P_unit1～4：位置

P_connect：位置

具体实施方式

有关本发明的前述及其他技术内容、特点与功效，在以下配合参考附图 示出的二个优选实施例的详细说明中，将可清楚的呈现。

在本发明被详细描述之前，要注意的是，在以下的说明内容中，类似的 元件是以相同的编号来表示。