[发明专利]集成电路闪存器件及其擦除方法

权利要求书

1.一种集成电路闪存器件，包括：

普通闪存单元的阵列；

虚闪存单元的阵列；以及

擦除控制器，被构造为在所述集成电路闪存器件的擦除操作期间， 向所述虚闪存单元施加第一预定偏压，并且与向所述虚闪存单元施加 第一预定偏压同时地向所述普通闪存单元施加与所述第一预定偏压不 同的第二预定偏压，以使得在所述擦除操作期间，所述虚闪存单元的 栅和所述集成电路闪存器件的阱之间的电位差小于所述普通闪存单元 的栅和所述集成电路闪存器件的所述阱之间的电位差，

其中，所述第一预定偏压对应于下述之一：（1）在编程操作期间 被施加至所述虚闪存单元的导通电压(Vpass)，（2）在读操作期间被施 加至所述虚闪存单元的读电压(Vread)，（3）虚线电压(VDL)，所述虚 线电压(VDL)小于在所述擦除操作期间由所述集成电路闪存器件的所 述阱耦合至浮置的虚闪存单元的电压，（4）在编程操作期间被施加至 串选择器晶体管的串选择器线偏压(Vssl)或者（5）在编程操作期间在 编程禁止情况下被施加至位线的位线偏压(Vbl)。

2.根据权利要求1所述的集成电路闪存器件，其中，所述第二预 定偏压小于所述第一预定偏压。

3.根据权利要求1所述的集成电路闪存器件，其中，向所述虚闪 存单元施加第一预定偏压并且与向所述虚闪存单元施加第一预定偏压 同时地向所述普通闪存单元施加与所述第一预定偏压不同的第二预定 偏压进一步包括：与向所述虚闪存单元施加第一预定偏压同时地将0V 的第二预定偏压施加至所述普通闪存单元。

4.根据权利要求1所述的集成电路闪存器件，其中，向所述虚闪 存单元施加第一预定偏压并且与向所述虚闪存单元施加第一预定偏压 同时地向所述普通闪存单元施加与所述第一预定偏压不同的第二预定 偏压进一步包括：在所述擦除操作期间，将第一预定正偏压施加至所 述虚闪存单元，并与将第一预定正偏压施加至所述虚闪存单元同时地 将小于所述第一预定正偏压的第二预定正偏压施加至所述普通闪存单 元，同时将正阱电压施加至所述集成电路闪存器件的阱。

5.根据权利要求1所述的集成电路闪存器件，其中，在所述集成 电路闪存器件的擦除操作期间向所述虚闪存单元施加第一预定偏压并 且与向所述虚闪存单元施加第一预定偏压同时地向所述普通闪存单元 施加与所述第一预定偏压不同的第二预定偏压进一步包括：在所述擦 除操作期间，将第二负偏压施加至所述普通闪存单元，并与将第二负 偏压施加至所述普通闪存单元同时地将负得比所述第二负偏压少的第 一偏压施加至所述虚闪存单元，同时将正阱电压施加至所述集成电路 闪存器件的阱。

6.根据权利要求1所述的集成电路闪存器件，还包括：

高压生成器，被构造为：提供在编程操作期间被施加至所述虚闪 存单元的导通电压(Vpass)，在读操作期间被施加至所述虚闪存单元的 读电压(Vread)，在编程操作期间被施加至串选择器晶体管的串选择器 线偏压(Vssl)，以及在编程操作期间在编程禁止情况下被施加至位线的 位线偏压(Vbl)；

其中，向所述虚闪存单元施加第一预定偏压进一步包括：在所述 擦除操作期间，将导通电压(Vpass)、读电压(Vread)、串选择器线偏压 (Vssl)或者位线偏压(Vbl)中的一个施加至所述虚闪存单元，以及与向所 述虚闪存单元施加第一预定偏压同时地向所述普通闪存单元施加与所 述第一预定偏压不同的第二预定偏压进一步包括：与在所述擦除操作 期间将导通电压(Vpass)、读电压(Vread)、串选择器线偏压(Vssl)或者位 线偏压(Vbl)中的一个施加至所述虚闪存单元同时地将小于所施加的第 一预定偏压的偏压施加至所述普通闪存单元。