[发明专利]集成电路闪存器件及其擦除方法

说明书

相关申请的交叉引用 

本申请根据35USC§119要求于2007年8月14日提交的韩国专利申请No.10-2007-0081830的权益，该韩国专利申请的公开通过引用被整体地并入于此。 

技术领域

本发明涉及闪存器件及其操作方法，更具体地讲，涉及闪存器件的擦除操作。 

背景技术

集成电路闪存器件被广泛地应用于能够被大块地电擦除和再编程的非易失性存储器件。如本领域技术人员所众所周知地，可以提供NOR和NAND闪存器件。NOR闪存器件能够提供随机访问的读和编程操作，但是通常不能提供任意的随机访问的擦除操作。通常通过热载流子注入来编程NOR闪存器件。相对地，NAND闪存器件通常被访问以进行成块或成页的读和写，而且能够提供相对低的成本和相对高的密度。NAND闪存器件可以利用Fowler-Nordheim(F-N)隧道效应来存储数据。 

授权给Hazama等人的、标题为“Nonvolatile SemiconductorMemory Device Having Configuration of NAND Strings With DummyMemory Cells Adjacent to Select Transistors”的美国专利7079437中描述了一种NAND闪存器件。如该专利的摘要所言，公开了一种非易失性半导体存储器件，其具有多个被串联连接到一起的、电可重写的非易失性存储单元。将选择栅晶体管以串联方式连接到存储单元的串联 组合。位于邻近于选择栅晶体管的某一个存储单元被用作虚单元。该虚单元不用于数据存储。在数据擦除期间，对于虚单元施加与其它存储单元相同的偏压。 

在Park等人的标题为“NAND Flash Memory Device HavingDummy Memory Cells and Methods of Operating Same”的美国专利公开2006/0239077中公开了另一种NAND-型闪存单元。如该专利公开的摘要所言，NAND闪存器件包括下述控制电路，该控制电路被构造为：在程序操作期间，对于多个串联连接的存储单元中的未被选择的存储单元施加第一字线电压，对于多个存储单元中的被选择的一个存储单元施加比所述第一字线电压大的第二字线电压，对于与多个存储单元串联连接的虚存储单元施加比所述第一字线电压低的第三字线电压。在其它实施例中，将控制电路构造为：在与虚存储单元串联连接的多个存储单元上进行每个擦除操作之前和/或之后，编程虚存储单元。在其它实施例中，将控制电路构造为：在擦除与虚存储单元串联连接的多个存储单元的同时，先擦除虚存储单元。 

发明内容

根据本发明的一些实施例的集成电路闪存器件包括：普通闪存单元的阵列；虚闪存单元的阵列；以及擦除控制器，该擦除控制器被构造为在该集成电路闪存器件的擦除操作期间，同时地向虚闪存单元和普通闪存单元分别施加不同的预定偏压。如此所述，“预定”偏压是指生成特定偏压并将其施加至给出闪存单元，而不允许给出闪存单元浮置。 

在一些实施例中，通过以下方式来施加不同的预定偏压：在擦除操作期间，对于虚闪存单元施加读偏压、导通偏压、串选择器线偏压、位线偏压或者小于浮置电压的预定偏压，而同时地分别对普通闪存单元施加偏压，该偏压小于以下各偏压：读偏压、导通偏压、串选择器线偏压、位线偏压或者小于浮置电压的预定偏压。在其它实施例中， 擦除控制器被构造为：在擦除操作期间，同时地，对于虚闪存单元施加诸如8V的第一预定正偏压，对普通闪存单元施加小于第一预定正偏压的、诸如0V的第二预定偏压。在另一些实施例中，擦除控制器被构造为：在擦除操作期间，同时地，对于普通闪存单元施加诸如-10V的第二负偏压，对于虚闪存单元施加负得比第二负偏压少的、诸如0V的第一偏压。