[发明专利]低压降稳压器

说明书

技术领域

本发明涉及一种采用极点分裂技术的低压降稳压器，更具体地讲，涉及一种通过采用低输出阻抗的缓冲器来实现极点分裂的低压降稳压器。

背景技术

DC/DC变换器已广泛应用于各种移动电子系统中，如移动通信终端、便携式计算机、个人数字助理(PDA)等。而低压降(LDO)稳压器具有结构简单、易集成、低噪声等优点，更容易集成在SOC(system on chip)内部，从而可以提高产品的集成度，减少外部元件的使用。

图1示出了传统的低压降稳压器的电路图。如图1所示，低压降稳压器电路主要由误差放大器AMP和PMOS驱动管构成。误差放大器的正向输入端Vref端输入由带隙基准电路产生的电压基准输入，输出端驱动PMOS管。Vout为低压降稳压器的输出端，其中，R_L为负载电阻，Io为负载电流，Co为输出电容，Resr为输出电容的串联寄生电阻。低压降稳压器的输出通过反馈电路(即，R1和R2)分压以后反馈到误差放大器的反向输入端，从而使得低压降稳压器能够输出一个稳定的电压，满足等式(1)。

Vout=(1+R2R1)Vref---(1)]]>

可以对图1中示出的低压降稳压器电路进行零极点分析，其中，输出电容Co一般为外接瓷片电容，电容值通常取1μF到2.2μF。由于该电容将远远大于误差放大器输出点上的电容，所以通常这一点成为输出主极点P1。

ωP1=1Ro-passCo---(2)]]>

其中，R_o-pass为PMOS驱动管的输出阻抗。

低压降稳压器电路的第二主极点P2位于误差放大器的输出端，由误差放大器的输出电阻R_oa和PMOS管的寄生电容C_par组成(第二主极点如等式(3)所示)，其中，C_par包括PMOS管的栅极电容C_gs、C_gb以及C_gd的米勒等效电容。

ωP2=1RoaCpar---(3)]]>

同时由于输出电容Co存在串联寄生电阻R_esr，因此低压降稳压器电路会存在一个零点Z1，如等式(4)所示。