[发明专利]低功耗内容可定址记忆体架构

说明书

本申请是申请号为02828188.8、申请日为2002年12月5日、发明名称为“低功耗内容可定址记忆体架构”的发明专利申请的分案申请。

技术领域

本发明有关内容可定址记忆体(CAM)，尤其有关可降低功耗之CAM架构。

背景技术

在许多习用之记忆体系统中，诸如随机存取记忆体，系将二进位数字(位元)储存在记忆体储存格内，并由一处理器指定一个与既定储存格关联之线性位址而存取之。此种系统提供快速存取记忆体系统的任一部份，但有某些限制。为了方便处理器控制，每一存取记忆体的运算，都必须陈述所需记忆体储存格的位址，作为指令的一部份。标准记忆体系统并无根据内容搜寻的妥善设计。标准记忆体系统中根据内容的搜寻，需要在微处理器控制下，以软体为基础作演算法的搜寻。执行搜寻时，需要许多记忆体运算。这类搜寻既不迅速，也无法有效率地使用处理器资源。

为了克服这些缺点，曾发展出一种称为内容可定址记忆体(CAM)之联想记忆体系统。CAM允许使用储存格内容来参照储存格，所以其最早是用在数据检查表之类的工具，诸如快取记忆体系统；目前则已迅速运用在网路系统中。CAM最有价值的特点是其可用单一运算执行搜寻与比较多重位置的能力，其中可比较搜寻数据与CAM中储存的数据。通常，搜寻数据系载入搜寻线并与CAM内的储存字组比较。在搜寻与比较运算期间，会在一匹配线上产生与每一储存字组关联的匹配或失配信号，指示搜寻字组是否与某一储存字组匹配。储存数据的典型字组包括实际数据及附有数字的档头位元，诸如一个″E″位元或空位元，但在搜寻与比较运算时，并不特定搜寻档头位元。

CAM将数据储存在一储存格矩阵中。储存格通常是以静态随机存取记忆体(SRAM)为基础的储存格，或以动态随机存取记忆体(DRAM)为基础的储存格。迄今为止，以SRAM为基础的CAM储存格由于实施简单，所以最为普遍。然而，为了提供三进制状态的CAM[亦即每一CAM储存格可储存以下三种数值之一：逻辑″0″，″1″或″don′t care″(不理会)结果]，以三进制SRAM为基础的储存格通常比三进制DRAM为基础的储存格需要更多电晶体。结果，以三进制SRAM为基础的CAM与以三进制DRAM为基础的CAM比较时，其封装密度低得多。

图1显示一典型CAM的方块图。CAM 10包括以DRAM为基础的CAM储存格(图中未示)成横列与直行安排而形成的矩阵或阵列25。以DRAM为基础的三进制CAM储存格所形成的阵列，其优点在於其占用的矽面积显著少於以SRAM为基础的对应结构。位於一列中预定数目之CAM储存格内储存某一数据字组。使用一位址编码器17可选择CAM阵列25内的任一列，以允许将数据写入所选的列，或从该列读取数据。位於阵列25内，设有数据存取电路组件，诸如位元线与直行选择装置，用以将数据转入与转出阵列25。位於CAM阵列25之每一列CAM储存格内，设有匹配线感测电路(图中未示)，可於搜寻与比较运算期间用於输出结果，以指示搜寻字组与该列中之储存字组是否匹配成功。所有各列之结果经优先顺序编码器22处理後输出与匹配字组位置对应之位址(匹配位址)。匹配位址系储存在匹配位址暂存器18之后，再由匹配位址输出区块19输出。数据系经由数据输入/输出(I/O)区块11及各个不同的暂存器15写入阵列25。从阵列25读取数据时，则经过数据输出暂存器23与数据I/O区块11。CAM的其他组件包括控制电路区块12、旗标逻辑区块13、电源电压产生区块14、各种控制与位址暂存器16、更新计数器20、及JTAG区块21。