[发明专利]半导体芯片器件及其制造方法和包括其的堆叠封装

权利要求书

1.一种半导体芯片，包括：

晶片；

在所述晶片上形成的半导体器件；

在所述晶片和所述半导体器件上形成的第一介电层；

在所述第一介电层上形成的第一金属互连；

在所述第一介电层和所述第一金属互连上形成的第二介电层；

在所述第二介电层上形成的第三介电层；

在所述第三介电层中形成的并具有暴露的最上表面的第二金属互连；

在所述第三介电层和所述第二金属互连上形成的第一氮化物层，所述第一氮化物层具有暴露所述第二金属互连的一部分的第一孔；

延伸穿过所述晶片、所述第一介电层、所述第二介电层、所述第三介电层和所述第一氮化物层的通孔；

在所述通孔中形成的插塞，所述插塞具有暴露的下部末端和暴露的上部末端；和

在所述插塞的暴露的上部末端以及通过所述第一孔暴露的所述第二金属互连上形成的第三金属互连。

2.根据权利要求1所述的半导体芯片，其中所述半导体器件包括DMOS晶体管、CMOS晶体管、双结晶体管和二极管中的至少一种。

3.根据权利要求1所述的半导体芯片，还包括：

多个下部插塞，所述多个下部插塞延伸穿过所述第一介电层以将所述半导体器件电连接至所述第一金属互连；和

多个第二插塞，所述多个第二插塞延伸穿过所述第二介电层以将所述第一金属互连电连接至所述第二金属互连。

4.根据权利要求1所述的半导体芯片，其中所述第三金属互连电连接至所述插塞和所述第二金属互连。

5.根据权利要求4所述的半导体芯片，其中所述第三金属互连包括多层结构，所述多层结构包括第四金属互连层和第五金属互连层。

6.根据权利要求5所述的半导体芯片，其中所述第三金属互连包括垫区域。

7.根据权利要求1所述的半导体芯片，还包括：

在所述第一氮化物层和所述通孔的侧壁上形成的第一氧化物层，所述第一氧化物层包括空间上对应于所述第一孔的第二孔；和

形成为插在所述第一氧化物层和所述插塞之间的阻挡金属层。

8.根据权利要求7所述的半导体芯片，还包括：

在所述第一氧化物层和在所述第三金属互连的一部分上形成的第二氧化物层，所述第二氧化物层具有暴露所述第三金属互连的一部分的第三孔；

在所述第二氧化物层上形成的第二氮化物层，所述第二氮化物层具有空间上对应于所述第三孔的第四孔。

9.一种半导体芯片堆叠封装，包括：

第一半导体芯片，该第一半导体芯片包括：

晶片；

在所述晶片上形成的半导体器件；

在所述晶片和所述半导体器件上形成的第一介电层；

在所述第一介电层上形成的第一金属互连；

在所述第一介电层和所述第一金属互连上形成的第二介电层；

在所述第二介电层上形成的第三介电层；

在所述第三介电层中形成的并具有暴露的最上表面的第二金属互连；

在所述第三介电层和所述第二金属互连上形成的第一氮化物层，所述第一氮化物层具有暴露所述第二金属互连的一部分的第一孔；

延伸穿过所述晶片、所述第一介电层、所述第二介电层、所述第三介电层和所述第一氮化物层的通孔；

在所述通孔中形成的插塞，所述插塞具有暴露的下部末端和暴露的上部末端；和

在所述插塞的暴露的上部末端以及通过所述第一孔暴露的所述第二金属互连上形成的第三金属互连所述第三金属互连包括垫区域；

具有接触所述垫区域的第一表面和暴露的第二表面的导电元件；和

使用所述导电元件的暴露的第二表面堆叠在所述第一半导体芯片上的第二半导体芯片，

其中所述导电元件将所述第一半导体芯片电连接至所述第二半导体芯片。

10.根据权利要求9所述的半导体芯片堆叠封装，其中所述第二半导体芯片包括：在第二晶片上形成的第二半导体器件，形成为延伸穿过所述晶片并具有暴露的末端的插塞，以及电连接至所述第二半导体器件的第六金属互连，所述第六金属互连包括第二垫区域。

11.根据权利要求10所述的半导体芯片堆叠封装，其中所述导电元件的所述第二末端接触所述插塞的所述暴露的末端。