[发明专利]双极晶体管FINFET技术

说明书

技术领域

本文所述各种实施例一般涉及晶体管技术，更具体地说，涉及制 作晶体管的设备和方法。

背景技术

双极晶体管广泛使用于半导体器件中。在一些电子电路应用中， 期望利用双极晶体管和CMOS器件。

虽然很早以来就共识缩小电子组件的尺寸是所期望的，但不容易 确定实现此目的的可行方式，且并未产生可预测的效果。

在半导体领域中，不断缩小半导体器件尺寸的愿望不是渐进地小 幅度缩小半导体各个方面的尺寸，而是要求在基本结构上及制作该结 构的方式上进行大幅更改。

由于包括缩小半导体尺寸的多个原因，通过CMOS技术制造的场 效晶体管已成了用于存储器电路的标准，在存储器电路中，大量的半 导体器件封装到集成电路芯片上。CMOS技术的使用一般允许从使用 双极晶体管器件实现的缩小来缩小半导体器件尺寸。

存在多种电路应用，其中要处理在不断增大的频率下的不断增大 的驱动电流。在此类应用中，双极晶体管的电流处理容量是所期望的， 虽然其尺寸是个缺点。另外，双极晶体管可能并非对于特定电路的所 有工作约束都是最佳解决方案。

发明内容

本发明涉及一种设备，包括：

覆盖在衬底上的至少一个CMOS晶体管；以及

覆盖在所述衬底上的至少一个鳍式双极晶体管。

本发明涉及一种晶体管，包括：

在沿衬底表面上支撑的鳍片结构的轴的一个位置处的发射极区；

在沿所述鳍片结构的轴末端的另一位置处的集电极区；

在所述发射极与集电极区之间的基极区；以及

覆盖在所述衬底的表面上的接触线，所述接触线耦合到所述鳍片 结构的所述集电极与发射极区之间的所述鳍片结构的所述基极区，并 在所述衬底的表面上提供横向双极晶体管基电极。

本发明涉及一种方法，包括：

在衬底表面上形成植入物；

选择性蚀刻晶圆表面以形成包括部分所述植入物的拉长鳍片；

形成与所述鳍片的相对末端相邻的集电极/发射极区；

形成在所述集电极/发射极区中间的基极区。

所述植入物是集电极植入物。所述方法还包括在所述鳍片上形成 牺牲栅极层叠；以及通过倾斜施加所述集电极/发射极植入物以将所述 鳍片的轻掺杂集电极区遮蔽在所述牺牲栅极层叠之后，将所述轻掺杂 集电极区形成为所述集电极/发射极区之一的一部分。

本发明涉及一种方法，包括：

在晶圆表面上形成至少一个集电极植入物；

选择性地蚀刻所述晶圆表面以形成具有集电极区的至少一个拉 长双极鳍片和具有源极/漏极区的至少一个拉长CMOS鳍片，所述集 电极区包括部分所述集电极植入物；

在与所述集电极区相邻的至少一个双极鳍片上形成基极并与所 述至少一个双极鳍片接触，并且在至少一个CMOS鳍片上形成栅极并 与所述至少一个CMOS鳍片绝缘；以及

形成与所述至少一个双极鳍片的末端相邻的发射极/集电极接触 植入区，并形成与所述至少一个CMOS鳍片的末端相邻的源极/漏极 接触区。

本发明涉及一种方法，包括：

在晶圆表面上形成至少一个集电极植入物；

选择性地蚀刻所述晶圆表面以形成具有集电极区的至少一个拉 长双极鳍片和具有源极/漏极区的至少一个拉长CMOS鳍片，所述集 电极区包括部分所述集电极植入物；

在与所述集电极区相邻的至少一个双极鳍片上形成牺牲“栅极” 结构并与所述至少一个双极鳍片接触，并且在至少一个CMOS鳍片上 形成牺牲栅极结构并与所述至少一个CMOS鳍片绝缘；

在双极和CMOS中形成侧壁隔离物并对FinFET施加延伸植入物 掺杂；

在发射极/集电极区与基极区之间形成氮化物隔离物；

定义所述双极中要容纳发射极和重集电极掺杂的区，并将集电极 /发射极植入物施加到所述双极，将源漏极植入物施加到所述FinFET；

通过沉积平坦化材料而进行平坦处理；

蚀刻栅极层叠材料到所述平坦化材料和隔离物的表面，在所述鳍 片上的牺牲电介质上停止；

形成内部隔离物；

施加基极植入物掺杂；

蚀刻栅极区以移除牺牲电介质；

沉积栅极介电层；