[发明专利]制造半导体器件的方法

权利要求书

1.一种半导体器件的晶体管，包括：

衬底；

在所述衬底上形成的栅极；

在所述衬底中形成的源极/漏极区，其中在所述源极/漏极区之间形成 沟道区；和

在所述沟道区之下形成的外延层，其中所述外延层具有与所述衬底不 同的晶格常数。

2.根据权利要求1所述的晶体管，其中所述晶体管是P-型金属氧化物半 导体(PMOS)晶体管，所述外延层具有小于所述衬底的晶格常数。

3.根据权利要求2所述的晶体管，其中所述衬底是硅(Si)衬底，所述 外延层是碳化硅(SiC)外延层。

4.根据权利要求3所述的晶体管，其中所述SiC层中C的量不大于2％。

5.根据权利要求2所述的晶体管，还包括在所述PMOS晶体管上形成的 压应力层。

6.根据权利要求1所述的晶体管，其中所述晶体管是N-型金属氧化物半 导体(NMOS)晶体管，所述外延层具有大于所述衬底的晶格常数。

7.根据权利要求6所述的晶体管，其中所述衬底是Si衬底，所述外延层 是硅锗(SiGe)层。

8.根据权利要求7所述的晶体管，其中所述SiGe外延层中Ge的量不大 于50％。

9.根据权利要求6所述的晶体管，还包括在所述NMOS晶体管上形成的 拉应力层。

10.根据权利要求1所述的晶体管，其中所述衬底是具有表面方向的Si衬 底，并且在垂直于所述表面方向的方向上形成所述沟道区。

11.一种半导体器件，包括：

包括PMOS区域和NMOS区域的衬底；

在所述衬底上形成的栅极；

在所述衬底中形成的源极/漏极区，其中在所述源极/漏极区之间形成 沟道区；

在所述PMOS区域的所述沟道区下方形成的第一外延层，其中所述第 一外延层具有小于所述衬底的晶格常数；和

在所述NMOS区域的所述沟道区下方形成的第二外延层，其中所述第 二外延层具有大于所述衬底的晶格常数，

其中PMOS晶体管在所述PMOS区域中形成，并且NMOS晶体管在 所述NMOS区域中形成。

12.根据权利要求11所述的器件，其中所述衬底是Si层，所述第一外延 层是SiC外延层。

13.根据权利要求12所述的器件，其中所述SiC层中的C量不大于2％。

14.根据权利要求11所述的器件，其中所述衬底是Si层，所述第二外延 层是SiGe外延层。

15.根据权利要求14所述的器件，其中所述SiGe外延层中Ge的量不大 于50％。

16.根据权利要求14所述的器件，其中所述衬底是具有表面方向的Si衬 底，并且在垂直于所述表面方向的方向上形成所述沟道区。

17.根据权利要求11所述的器件，还包括在所述PMOS晶体管的所得结 构上形成的压应力层。

18.根据权利要求11所述的器件，还包括在所述NMOS晶体管上形成的 拉应力层。

19.一种制造半导体器件晶体管的方法，所述方法包括：

通过使用暴露出沟道目标区的掩模图案蚀刻衬底来形成凹陷；

通过实施选择性外延生长工艺，形成晶格常数不同于衬底的外延层以 填充所述凹陷；

在包括所述外延层的所述衬底上形成外延半导体层；

在所述外延半导体层上形成栅极；并且

在所述外延半导体层中形成源极/漏极区，其中在所述源极/漏极区之 间形成沟道区。

20.根据权利要求19所述的方法，其中所述晶体管是PMOS晶体管，所 述外延层具有小于所述衬底的晶格常数。