[发明专利]块解码器及包括块解码器的半导体存储器件

权利要求书

1.一种半导体存储器件，包括：

存储单元块，包括连接成串结构的多个存储单元、漏极选择晶体管、 源极选择晶体管及侧字线晶体管；

块解码器，被配置成：响应于预解码的地址信号而输出块选择信号， 并控制所述漏极选择晶体管和所述源极选择晶体管及所述侧字线晶体管， 其中所述块解码器包括：

控制信号发生器，被配置成：响应于所述预解码的地址信号而输 出控制信号；

预充电单元，被配置成：响应于第一和第二高电压解码信号而对 输出节点预充电；

使能单元，被配置成：响应于所述控制信号来控制所述输出节点 的电位；

选择信号发生器，被配置成：响应于操作信号来浮动选择节点或 使该选择节点放电至地电源；及

选择信号控制器，被配置成：响应于所述使能单元的内部信号将 所述选择节点的电位施加至所述漏极选择晶体管和所述源极选择晶体管 及所述侧字线晶体管；以及

块开关，被配置成：响应于所述块选择信号将全局字线连接至所述存 储单元块的字线，

其中所述选择信号发生器在所述存储单元块未被选择时关断所述侧 字线晶体管。

2.根据权利要求1所述的半导体存储器件，其中所述控制信号发生 器包括：

第一与非门，被配置成：对所述预解码的地址信号进行逻辑组合，并 输出组合信号；以及

第二与非门，被配置成：对所述组合信号和编程预充电信号进行逻辑 组合，并输出所述控制信号。

3.根据权利要求1所述的半导体存储器件，其中预充电电路包括：

连接于所述输出节点和泵升电压之间的开关电路，其中所述开关电路 响应于所述第一和第二高电压解码信号而被接通或关断，所述开关电路接 通时将所述泵升电压传递至块字线；以及

限幅电路，用于将所述块字线的电压限幅为设定的电压。

4.根据权利要求1所述的半导体存储器件，其中所述使能单元包括：

配置成对所述控制信号和块使能信号进行逻辑组合并输出放电信号 的与非门；以及

连接于所述输出节点和地电源之间的NMOS晶体管，其中该NMOS 晶体管被配置成：响应于所述放电信号而使所述输出节点放电。

5.根据权利要求1所述的半导体存储器件，其中所述选择信号发生 器包括：

第一、第二及第三反相器，被配置成：接收和缓冲所述操作信号；及

连接于所述选择节点和所述地电源之间的NMOS晶体管，其中该 NMOS晶体管响应于所述第三反相器的输出信号而将所述选择节点连接 至所述地电源。

6.根据权利要求4所述的半导体存储器件，其中所述选择信号控制 器包括第一、第二、第三及第四NMOS晶体管，所述第一、第二、第三 及第四NMOS晶体管分别连接于所述选择节点与所述存储单元块的漏极 选择线、源极选择线和侧字线之间，其中所述第一、第二、第三及第四 NMOS晶体管响应于所述放电信号将所述选择节点分别连接至所述漏极 选择线、所述源极选择线和所述侧字线。

7.一种块解码器，包括：

控制信号发生器，被配置成：响应于预解码的地址信号而输出控制信 号；

预充电电路，被配置成：响应于高电压解码信号而将输出节点预充电 至高电压；

使能单元，被配置成：响应于所述控制信号而使所述输出节点放电； 以及

选择信号发生器，被配置成：在编程或读操作期间，响应于所述控制 信号来控制存储单元块的漏极选择晶体管和源极选择晶体管及侧字线晶 体管，

其中所述选择信号发生器在所述存储单元块未被选择时关断所述侧 字线晶体管。

8.根据权利要求7所述的块解码器，其中所述选择信号发生器在所 述存储单元块被选择时接通所述漏极选择晶体管和所述源极选择晶体管 及所述侧字线晶体管。