[发明专利]半导体封装及其制造方法和包括该半导体封装的系统有效

专利信息
申请号: 200810133973.7 申请日: 2008-07-18
公开(公告)号: CN101364579A 公开(公告)日: 2009-02-11
发明(设计)人: 金坪完;李泽勋;张喆容 申请(专利权)人: 三星电子株式会社
主分类号: H01L23/48 分类号: H01L23/48;H01L23/31;H01L25/00;H01L25/18;H01L23/488;H01L21/50;H01L21/56;H01L21/60
代理公司: 北京铭硕知识产权代理有限公司 代理人: 韩明星;张军
地址: 韩国京畿道*** 国省代码: 韩国;KR
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 半导体 封装 及其 制造 方法 包括 系统
【说明书】:

本申请要求于2007年8月10日提交的第2007-0080595号韩国专利申请 和于2008年4月16日提交的第12/104,333号美国专利申请的优先权。其全 部内容通过引用包含于此。

技术领域

这里示例性地描述的实施例总体上涉及半导体封装及其制造方法。更具 体地讲,这里示例性地描述的实施例涉及在半导体封装内的组件(诸如包封材 料、重新分布图案和/或介电材料)之间具有增加的粘结强度的半导体封装及其 制造方法。这里示例性描述的其它实施例涉及具有增加的互连特性和可靠性 的半导体封装及其制造方法。

背景技术

在半导体工业中,集成电路(IC)封装技术持续地发展以满足缩小尺寸、 提高密度和改善安装可靠性的需要。

封装堆叠技术和芯片堆叠技术是这样的IC封装技术的示例。在封装堆叠 技术中,通常使用焊料球来堆叠半导体封装。在芯片堆叠技术中,通常使用 穿过半导体芯片形成的塞(plug)来堆叠半导体芯片。

具体地讲,半导体芯片通常包括置于半导体芯片的有源(active)表面上的 多个焊盘区。焊料球通常连接到焊盘区。然而,根据电子工业的当前趋势, 随着设计规则的减小,高引脚数(pin count)封装的需求和较小的焊盘间距,难 以保证相邻的焊料球彼此不接触。

因此,已经开发了扇出(fan-out)型半导体封装。普通的扇出型半导体封装 包括多个重新分布图案,多个重新分布图案形成在半导体芯片的有源表面上 方,多个重新分布图案将半导体芯片的有源表面上的焊盘区的位置电性地重 新分布到由半导体芯片的有源表面限定的区域外部的区域。

在普通的扇出型半导体封装中,重新分布图案布置在半导体芯片的有源 区上方,并附着到包封半导体芯片的包封材料。重新分布图案可以这样形成, 例如,在包封材料上方形成层间电介质(ILD),然后将ILD图案化以在其中形 成槽,然后在所得结构上方和槽内形成导电材料,从而形成重新分布图案。

然而,因为ILD通常非常薄,结果,包封材料和ILD之间的界面会容易 受物理冲击或潮气或应力的影响,所以ILD容易与包封材料脱离 (delamination)。此外,由于相同的原因,重新分布图案也会容易从包封材料 脱离。

另外,可以通过将包封材料图案化以制造能够电连接到外部端的开口来 形成多芯片封装(即,包括多个堆叠的半导体芯片或封装的半导体封装)。可以 通过利用红外(IR)激光器的激光打孔工艺将包封材料图案化。IR激光具有相 对长的波长。因此,在激光打孔工艺期间IR激光器发射的光穿过包封材料时 被散射。结果,包封材料中的开口的侧壁会被损坏,这也会导致随后在包封 材料中形成的导电图案和包封材料之间的不良的粘结。

这里示例性描述的本发明的实施例解决了这些和其它问题。

发明内容

本发明的一个实施例的示例性特征可以在于为一种半导体封装,所述半 导体封装包括:第一绝缘体;第一半导体芯片,具有第一有源表面和与第一 有源表面相对的第一后表面,第一半导体芯片置于第一绝缘体内,第一绝缘 体暴露第一有源表面,第一绝缘体基本环绕第一后表面;柱,置于第一绝缘 体内并与第一半导体芯片的侧部相邻。

本发明的另一实施例的示例性特征可以在于为一种半导体装置,所述半 导体装置包括:第一绝缘体,具有上表面和与上表面相对的下表面;第一半 导体芯片,包括有源表面、后表面和连接有源表面和后表面的多个外围表面, 其中,第一绝缘体基本环绕第一半导体芯片的多个外围表面中的至少一个和 后表面;柱,置于第一绝缘体内并与第一半导体芯片的多个外围表面中的一 个相邻;第一导电图案,置于第一绝缘体的上表面上并在第一半导体芯片的 有源表面上方延伸,其中,第一导电图案连接到第一半导体芯片的上表面, 其中,柱包括上表面、下表面和连接上表面和下表面的多个侧表面,第一绝 缘体基本环绕柱的下表面和多个侧表面。

本发明的另一实施例的示例性特征可以在于为一种半导体装置,所述半 导体装置包括:第一绝缘体;第一半导体芯片,具有有源表面和与有源表面 相对的后表面,第一半导体芯片置于第一绝缘体内,第一绝缘体暴露有源表 面;柱,置于第一绝缘体内并与第一半导体芯片的侧部相邻,柱具有顶表面、 底表面和连接顶表面和底表面的侧表面,其中,第一绝缘体基本环绕柱的底 表面和侧表面。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200810133973.7/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top