[发明专利]堆叠式集成电路与其制造方法

权利要求书

1.一种堆叠式集成电路，其特征在于其至少包括：

一第一半导体芯片，具有一正面和一背面，其中该第一半导体芯片至少包括一第一元件；

一第一绝缘层，位于该第一半导体芯片的该正面上；

一第一焊垫，设置于该第一绝缘层上，并分别电性连接至该第一元件，其中每一该第一焊垫具有一黏接表面和一周围表面，该至少第一焊垫由一材料所组成，该材料选自由铜、钨、金、铝、铝-铜、铜-锡合金、金-锡合金、铟-金合金、铅-锡合金、铜-银-锡合金和其结合物所组成的一族群；

一第二半导体芯片，其中该第二半导体芯片在该第一焊垫的该黏接表面之处黏接至该第一半导体芯片；以及

一保护层，位于每一该第一焊垫的该周围表面上，其中每一该第一焊垫位于该第一绝缘层和该第二半导体芯片之间的一间隔中，其中该保护层由通过将该至少一第一焊垫的暴露部分与硅烷气体反应而形成的硅化物所组成

2.根据权利要求1所述的堆叠式集成电路，其特征在于其更至少包括：

一硅通孔，其电性通过一基材和该第一半导体芯片的该正面。

3.根据权利要求2所述的堆叠式集成电路，其特征在于其更至少包括：

一内层介电层，位于该第一半导体芯片的该正面上，其中该内层介电层具有一接触，该接触分别电性连接至该硅通孔的一正面；

一内金属介电层，位于该内层介电层上，其中该内金属介电层具有该第一焊垫，该第一焊垫电性连接至该接触；以及

一金属化层，位于该第一半导体芯片的该背面，其中该金属化层具有一背面接触，该背面接触分别电性连接至该硅通孔的一背面，该背面接触与该第一半导体芯片的该背面有一绝缘层。

4.根据权利要求1所述的堆叠式集成电路，其特征在于其中所述的第一半导体芯片的该第一焊垫的位置高于该第一绝缘层的一表面。

5.根据权利要求1所述的堆叠式集成电路，其特征在于其中所述的第二半导体芯片至少包括：

一第二元件；以及

一第二绝缘层，位于该第二半导体芯片的一正面上，并具有一第二焊垫，其中该第二焊垫的一第一端分别电性连接至该第一半导体芯片的该第一焊垫，该第二焊垫的一第二端分别电性连接至该第二半导体芯片的该第二元件。

6.根据权利要求1所述的堆叠式集成电路，其特征在于其更至少包括：

一第三半导体芯片，具有第三焊垫，其中该第三焊垫分别电性连接至该第三半导体芯片中的第三元件，该第三半导体芯片的该第三焊垫连接至该第一半导体芯片的该背面。

7.一种制造堆叠式集成电路的半导体芯片的方法，其特征在于其至少包括以下步骤：

提供一第一半导体芯片，其中该第一半导体芯片具有第一焊垫，该第一焊垫位于该第一半导体芯片的一第一正面上；

提供一第二半导体芯片，其中该第二半导体芯片具有第二焊垫，该第二焊垫位于该第二半导体芯片的一第二正面上，该至少第一焊垫和该至少第二焊垫由一材料所组成，该材料选自由铜、钨、金、铝、铝-铜、铜-锡合金、金-锡合金、铟-金合金、铅-锡合金、铜-银-锡合金和其结合物所组成的一族群；

置放该第一半导体芯片和该第二半导体芯片，以使该第一半导体芯片上的该第一焊垫分别对准并接触该第二半导体芯片上的该第二焊垫；

进行一接合步骤，以分别接合该第一半导体芯片上的该第一焊垫至该第二半导体芯片上的该第二焊垫；以及

形成一保护层于该第一半导体芯片的该第一正面与该第二半导体芯片的该第二正面间的该第一焊垫或该第二焊垫的多个暴露表面上，其中该保护层由通过将该至少一第一焊垫或该至少第二焊垫的该些暴露部分与硅烷气体反应而形成的硅化物所组成。

8.根据权利要求7所述的制造堆叠式集成电路的半导体芯片的方法，其特征在于其中所述第一半导体芯片为一第一晶圆的一部分，所述第二半导体芯片为一第二晶圆的一部分。

9.根据权利要求7所述的制造堆叠式集成电路的半导体芯片的方法，其特征在于其更至少包括：

对该第一焊垫和该第二焊垫进行退火。