[发明专利]堆叠式集成电路与其制造方法

说明书

技术领域

本发明涉及一种集成电路的制作，特别是涉及一种有关于形成晶圆和/或芯片焊垫的保护层的堆叠式集成电路与其制造方法。

背景技术

在现代的集成电路中，操作在集成电路的速度通常是被芯片(即晶片，下文均称为芯片)上分开最远的彼此互通的组件限制于其他事物之中。只要材料层间的垂直距离小于个别的材料层的芯片宽度，布局电路为三维结构已显示出大幅度地缩短芯片上的组件的通讯路径。因此，藉由垂直地堆叠电路层，可典型地增加整体的芯片速度。已使用来实施此堆叠的方法通过晶圆接合(Wafer Bonding)。

晶圆接合通常是将二或多个半导体晶圆接合在一起，其中该些半导体晶圆上已形成有集成电路。晶圆典型地通过外部的氧化层直接接合，或通过加入粘着剂至阶层间介电层而接合在一起。此接合的结果产生一种三维的晶圆堆叠，此晶圆堆叠后续是被切割成分开的堆叠芯片，每一个别的堆叠芯片具有集成电路的多重材料层。除三维电路典型所经验的增加速度外，晶圆堆叠提供其他潜在的好处，包括有改善的尺寸外型(Form Factor)、较低的成本、和通过芯片上系统(SOC)解决方案所造成的较大积集度。为了实施整合于每一个堆叠芯片中的各种构件，形成堆叠芯片间的电性连接，以提供堆叠芯片中的各种构件间的导通。此种电性连接典型地至少包括：硅通孔(Trough Silicon Vias；TSVs)和焊垫，其中硅通孔(TSVs)形成于连接至下方电路的芯片中，而焊垫为形成于芯片的正面上的金属区。焊垫电性连接至硅通孔(TSVs)，并具有增加的接合面积，因而帮助堆叠芯片间的连接。

一般，焊垫的位置稍微高于芯片的表面，以进行所需要的接合。在形成焊垫于多个芯片上后，该些芯片的一个芯片被翻转过来，以使其焊垫位于一底芯片的对应焊垫上。可使用典型的热扩散接合制程，来将此二个芯片压在一起而接合。亦可使用黏着接合制程，来将此二个芯片接合在一起。该些接合方法的例示被叙述于Patti的美国专利前案第6642081号(以下称为Patti)、和Morrow等人的美国专利前案第6897125号(以下称为Morrow)。Patti揭示以热扩散接合制程来形成接合，而Morrow揭示以热扩散接合制程或黏着接合制程来形成晶圆接合。

现有的方法的一个缺点为：在接合后，焊垫金属材料(例如：铜)被暴露至位于芯片间的开放空间中的空气或其他未受保护的外在环境中。此问题会因金属在开放空气或其他严苛环境中的氧化和腐蚀，而引起对金属材料焊垫的可靠度的关切。此种情况会因下列事实而恶化：在先进的技术中，当大幅度增加多个晶圆间(Inter-wafer)焊垫的密度时，晶圆间焊垫的尺寸持续在缩减。在具有三维堆叠芯片结构的一集成电路中，通常有数百个以上的晶圆间焊垫。

由此可见，上述现有的集成电路与其制造方法在产品结构、制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的堆叠式集成电路与其制造方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

有鉴于上述现有的集成电路与其制造方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的堆叠式集成电路与其制造方法，能够改进一般现有的集成电路与其制造方法，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。

发明内容

本发明的目的在于，克服现有的集成电路与其制造方法存在的缺陷，而提供一种新型的堆叠式集成电路与其制造方法，所要解决的技术问题是使其提供一种氧化/腐蚀保护层在焊垫的暴露部分上，该些焊垫位在集成电路中的芯片间的开放空间中，而此集成电路具有三维堆叠芯片结构。较佳实施例中的方法提供一种可在结合堆叠芯片的焊垫接合制程前、同时或后，形成氧化/腐蚀保护层的弹性。

本发明的另一目的在于，克服现有的集成电路其制造方法存在的缺陷，而提供一种新的堆叠式集成电路与其制造方法，所要解决的技术问题是使其藉以强化晶圆或芯片接合的品质；提供在分开的处理设备中进行接合、退火及形成保护层的制程弹性。