[发明专利]宽带数字信道化测向器有效
| 申请号： | 200810137315.5 | 申请日： | 2008-10-14 |
| 公开（公告）号： | CN101383691A | 公开（公告）日： | 2009-03-11 |
| 发明（设计）人： | 张文旭;司锡才;张春杰 | 申请（专利权）人： | 哈尔滨工程大学 |
| 主分类号： | H04L1/24 | 分类号： | H04L1/24;H04L12/26;H04B17/00 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 150001黑龙江省哈尔滨市南岗区南通*** | 国省代码： | 黑龙江;23 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 宽带 数字 信道 测向 | ||
1.一种宽带数字信道化测向器，其组成包括第一高速A/D(1)、第二高速A/D(2)、主FPGA(3)、从FPGA(4)、DSP(5)、PLL时钟(6)和时钟分配(7)，其特征是：两路中频信号分别输入第一高速A/D(1)和第二高速A/D(2)，高速A/D采样后的数字信号送入主FPGA(3)和从FPGA(4)中进行数字化处理，主FPGA(3)和从FPGA(4)分别通过地址线、数据线与DSP(5)互连，主FPGA(3)与从FPGA(4)之间通过数据传输线互连，主FPGA(3)连接PLL时钟(6)，PLL时钟(6)连接时钟分配(7)，时钟分配(7)与第一高速A/D(1)和第二高速A/D(2)分别连接；所述的采样后的数字信号送入主FPGA(3)和从FPGA(4)中进行数字化处理是：高速A/D采样数据首先输入LVDS模块(8)进行降速处理，其中抽取因子为D，CODE模块(9)将调整后数据送入多相滤波模块(10)，其中多相滤波模块(10)中主要包括了D个子带滤波器、D个相应的复系数因子相乘以及D点的DFT运算，多相滤波模块的D路输出后续分别对应连接D个CORDIC模块(11)；FPGA还包括全局时钟模块(12)、PLL时钟配置模块(13)和AD采样配置模块(14)，全局时钟模块(12)利用FPGA内部PLL核产生，PLL时钟配置模块(13)为PLL时钟(6)提供配置程序，AD采样配置模块(14)为高速A/D提供配置。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于哈尔滨工程大学，未经哈尔滨工程大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200810137315.5/1.html，转载请声明来源钻瓜专利网。
