[发明专利]一种使用延迟矩阵的宽带多相输出延迟锁定环电路

权利要求书

1、一延迟锁定环(DLL)电路，包括：

延迟矩阵，由包括串联的N个延迟单元的M个延迟链组成；

内插器，连接到所述延迟矩阵上，被配置以接收时钟信号，并以与Td/M对应的等间隔相位差生成M个输出信号，其中Td是与所述延迟单元相关的延迟时间，所述内插器为延迟矩阵提供所述输出信号；

检相器，被配置以从所述M个延迟链中的第一个延迟链的所述N个延迟单元中的第一延迟单元和最后延迟单元接收输出信号，所述检相器检测所述第一延迟单元的所述输出信号和所述第二延迟单元的所述输出信号的相位差；

电荷泵，连接到所述检相器并被配置以响应于所述检相器的所述输出信号而生成控制电压；和

偏压控制电路，布置在所述电荷泵与所述延迟矩阵之间，所述偏压控制电路接收所述控制电压并生成偏压以控制所述延迟矩阵的延迟单元。

2、如权利要求1所述的DLL电路，进一步包括布置在所述延迟矩阵和所述检相器之间的缓冲器，所述缓冲器被配置以缓冲由延迟矩阵提供的信号，并输出缓冲的信号给所述检相器。

3、如权利要求1所述的DLL电路，其中延迟链通过电阻网络连接。

4、如权利要求1所述的DLL电路，其中延迟链包括哑元单元，所述哑元单元的第一个布置在所述延迟矩阵的第一延迟单元的前端，所述哑元单元的第二个布置在所述延迟矩阵的最后延迟单元的尾部。

5、如权利要求1所述的DLL电路，进一步包括：

连接到所述内插器的第一复制延迟单元，所述第一复制延迟单元通过复制延迟矩阵的延迟单元形成，所述第一复制延迟单元被配置以接收时钟信号输入；

第二复制延迟单元，通过复制延迟矩阵的延迟单元形成，所述第二复制延迟单元连接到所述第一复制延迟单元，将所述第一复制延迟单元的输出信号作为输入接收；

第三复制延迟单元，通过复制延迟矩阵的延迟单元形成，所述第三复制延迟单元将所述时钟信号的反转信号作为输入接收；

第四复制延迟单元，通过复制延迟矩阵的延迟单元形成，所述第四复制延迟单元连接到所述第三复制延迟单元，并将所述第三复制延迟单元的输出信号作为输入接收。

6、如权利要求5所述的DLL电路，其中内插器的单位单元包括：

第一电流反射镜，包括至少两个PMOS晶体管；

第二电流反射镜，连接到所述第一电流反射镜，且包括至少两个PMOS晶体管；

第一差分输入单元，连接到第一电流反射镜以及第二电流反射镜，所述第一差分输入单元被配置以接收第一复制延迟单元和第三复制延迟单元的输出信号；

第二差分输入单元，连接到第一电流反射镜以及第二电流反射镜，所述第二差分输入单元被配置以接收第二复制延迟单元和第四复制延迟单元的输出信号；

第三电流反射镜，连接到第一电流反射镜以及第二电流反射镜，所述第三电流反射镜包括至少两个NMOS晶体管；以及

缓冲器，具有连接到第二电流反射镜以及第三电流反射镜的接触点的输入，并被配置以提供缓冲的输出信号。

7、如权利要求1所述的DLL电路，其中延迟单元分别包括：

第一电流驱动式逆变器，接收第一偏压到第六偏压，所述逆变器反转输入信号并输出反转信号；和

第二电流驱动式逆变器，接收第一偏压到第六偏压，所述逆变器反转接收自第一电流驱动式逆变器的输出信号并输出反转输出信号。