[发明专利]一种使用延迟矩阵的宽带多相输出延迟锁定环电路

说明书

本申请要求2007年2月12日在韩国知识产权局申请的韩国专利申请号10-2007-0014563的权益，其全部内容引用在此作为参考。

技术领域

本发明的实施例关于在存储媒体中使用的延迟电路。更具体地，本发明的实施例涉及一种包括延迟矩阵的宽带多相输出延迟锁定环电路。

背景技术

随着半导体工业和材料工程的发展，光存储媒体已经用于存储高容量数据。当前，CD和DVD技术包括标准的光存储媒体格式，可以分别存储650MB和4.7GB的数据。下一代存储媒体，例如，Blu-ray盘，使用波长405nm的激光在类似于CD大小中可存储大约25GB容量的数据。Blu-ray盘在现有的光存储媒体中具有最大的存储容量，和速度为66Mb/s的最小读写速度。因此，也需要执行这种盘高速读写操作的电路。不同的数据输入输出速度依赖于当数据从盘中读取时盘的位置半径。此外，一致的读/写操作必须在全部频域内支持使得宽带延迟锁定环(DLL)电路的使用是必需的。在一个典型的12倍速blue-ray盘中，盘的盘边显著变宽，DLL电路需要的频域为60MHz到800MHz。现有的DLL电路设计不符合这一频域。此外，DLL电路使用的时钟信号必须适用于40种不同相位以生成用于所有频域的写操作信号。

在高速下生成的不同相位的限制是相关的小延迟余量。当生成被相同延迟分离的N个相位时，一个时钟周期T的一个延迟余量应为T/N，且延迟间的误差应小于T/2N。例如，如果在一个12倍速blue-ray盘中生成20相位，最高频率设为792MHz，延迟间的误差小于31ps。尽管如此，生成多个相位限制了高速电路操作。换句话说，当N个相位生成时，延迟阶段的数量应为一分钟N或N/2个。因此，最大锁定频率依赖于延迟阶段的数量。

发明内容

本发明的示范性实施例是一种宽带多相输出延迟锁定环(DLL)电路，其可在宽范围频域内操作并生成不同相位。在一个示范性实施例中，延迟锁定环(DLL)电路包括：延迟矩阵、内插器、检相器、电荷泵，以及偏压控制电路。所述延迟矩阵由包括串联的N个延迟单元的M个延迟链组成。所述内插器连接到延迟矩阵上，被配置以接收时钟信号，在相应于Td/M的等间隔相位差生成M个输出信号，其中Td是伴随延迟单元的延迟时间。内插器为延迟矩阵提供输出信号。检相器被配置以接收所述M个延迟链中的第一个延迟链的N个延迟单元中的第一个和最后一个延迟单元的输出信号。检相器检测所述第一延迟单元的输出信号和所述第二延迟单元的输出信号的相位差。电荷泵连接到检相器并被配置以生成控制电压以响应检相器的输出信号。偏压控制电路布置在电荷泵与延迟矩阵之间。偏压控制电路接收控制电压并生成偏压以控制延迟矩阵的延迟单元。

附图说明

图1是根据本发明一个实施例的宽带多相输出延迟锁定环(DLL)电路的方框图；

图2进一步在细节上说明图1中的延迟矩阵、内插器以及复制延迟单元；

图3和图4说明由于延迟单元生成的相位误差如何在延迟矩阵中使用的电阻网络中被平均；

图5是图2中说明的内插器的单位单元的详细电路图；

图6是图2中说明的延迟单元的详细电路图；

图7是提供给延迟单元的偏压的波形图；

图8是图1中说明的偏压控制电路中偏压控制电路的方框图；

图9是图8中说明的第一偏压电路的详细电路图；

图10是说明图8中第二和第三偏压电路的详细电路图；

图11说明由图2中的延迟矩阵中的电阻平均后的相位误差；以及

图12是显示了延迟根据图6中的延迟单元中的控制电压VCTRL的变化而变化的曲线图。

具体实施方式

下面本发明将结合相关附图进一步充分说明，附图中显示了本发明优选实施例。然而，本发明可以以多种不同的形式嵌入，而不仅局限于此处列举的实施例。尤其是，提供这些实施例使得本发明完全彻底地公开，向本领域技术人员充分传达了本发明的范围。在附图中，相同的数字始终表示相同的部件。