[发明专利]半导体器件的制造方法

说明书

本申请基于日本专利申请No.2007-190455和No.2007-190464，在此引入其全部内容作为参考。

技术领域

本发明涉及一种提供防止在焙烧工艺(bake process)中构图的抗蚀层(patterned resist)的热缩的半导体器件的制造方法。

背景技术

图1A至图1D示出了形成典型传统的构图的抗蚀层的工艺的剖视图。此处描述使用正型抗蚀剂作为示例的情况。在形成构图的抗蚀层的工艺中，首先，将抗蚀剂施加到衬底11上以形成抗蚀层12(图1A)。接下来，抗蚀层12通过在其上设置有期望的图案的光刻版(reticle)15曝光，从而部分地曝光抗蚀层。使用液体显影剂去除抗蚀层12的曝光区域，从而形成构图的抗蚀层18(图1C)。

最后，在构图的抗蚀层18上进行焙烧工艺。焙烧工艺在例如防止在抗蚀层或诸如聚酰亚胺膜的高分子树脂膜中产生针孔、改善衬底的附着性、减少排放、改善干蚀刻电阻等方面体现了有利的效果，因此通常被广泛地采用。另外，一种热流技术也在形成孔的工艺中大量地使用，在该技术中，优化焙烧工艺中抗蚀层的温度以使得树脂塑化，以便有目的地形成具有的缩小尺寸的图案，该缩小的尺寸小于孔的显影图案的估计尺寸。

然而，如图1D所示，构图的抗蚀层18经过焙烧工艺可能经常从图案的边缘向其内部收缩而变形。通过这种焙烧工艺构图的抗蚀层的变形程度，在更厚抗蚀膜的更高焙烧温度以及更大的图案尺寸的情况下，趋于进一步增加，并且由于设备的小型化，不容忽视的变形日益增加。

将对上述构图的抗蚀层用作离子注入工艺的掩模(mask)的具体示例进行描述。图2A至2C示出了构图的抗蚀层中没有因为焙烧工艺而产生几何形状变化的理想工艺的横截面图。

当采用理想的抗蚀膜时，构图的抗蚀层18在焙烧工艺之后在图案的边缘保持了矩形几何形状(图2A)。通过这种构图的抗蚀层18的掩模进行离子注入(图2B)。结果，在衬底11的期望区域上方，以期望的注入级别进行注入，从而形成注入区域A28，如图2C所示。

另外，图3A至图3C示出了由于焙烧工艺在构图的抗蚀层中已经引起几何形状变化时，离子注入工艺的示例的横截面图。如图3A所示，在具有更大尺寸区域的抗蚀剂的图案边缘中形成锥形几何形状，因此，抗蚀膜在锥形部分中局部变薄。因此，当通过这种构图的抗蚀层18的掩模进行离子注入工艺时(图3B)，在与抗蚀膜的变薄区域相对应的衬底部分的上方，注入离子，如图3C所示。因此，除了目标注入区域A28之外，还形成了不期望的注入区域B29，因此，预期这会在半导体器件中导致电气故障。

日本特开No.H06-53，159(1994)中描述了一种防止由于焙烧工艺引起的抗蚀层的这种变形的典型方法，其中，在抗蚀层中二维地形成诸如凸起或锯齿形图案的防收缩图案，并且这种凸起和锯齿形图案的存在，为焙烧工艺引起的构图的抗蚀层中的变形提供了预防。

然而，因为上述的传统技术涉及二维地形成一个不规则图案，所以有必要在注入区域形成诸如二维凹面和凸面几何形状或者锯齿形几何形状的二维图案。这导致复杂的设计难以应用于精致的图案中。另外，也难以将这种技术应用于诸如蚀刻工艺等的其他工艺。

这里，将参考图4A至图4C和图5A至图5C，具体描述对用作干蚀刻工艺的掩模的抗蚀层在焙烧工艺后的典型变形。

图4A至图4C示出了通过用于干蚀刻的抗蚀掩模，在绝缘膜中形成孔的工艺。图4A是具有用于形成孔的开口20的构图的抗蚀层18的平面图，而图4B是沿着图4A中的直线A-A’的横截面图。绝缘膜22淀积在衬底11上并且施加抗蚀剂，随后在抗蚀层上进行曝光和显影工艺，以形成设置有开口20的构图的抗蚀层18。通过这种构图的抗蚀层18的掩模干蚀刻绝缘膜22，并且随后去除构图的抗蚀层18，以在绝缘膜22中形成孔，如图4A所示。

另一方面，图5A至图5C示出了通过使用上述的热流技术进行高温焙烧工艺，用于形成具有缩小尺寸的孔的开口20的形成条件。图5A是进行高温焙烧工艺之后构图的抗蚀层18的平面图，以及图5B是沿着图5A中的直线B-B’的横截面图。在与开口20相邻，其中抗蚀剂的流化减少的部分中，抗蚀剂的数量较小，因此抗蚀层的变形也较小。然而，由于烘烤了抗蚀层的其他部分，所以其他部分严重变形，使得形成图5A和5B所示的开口20的不同二维几何形状和横截面几何形状，它们与图4A至4C所示的完全不同。