[发明专利]具有电阻器的半导体器件及其形成方法

说明书

相关申请

根据35 U.S.C.119，本申请要求在2007年8月23日提交的韩国 专利申请No.10-2007-0085013的优先权，其整体内容在此处并入作为 参考。

背景技术

由于持续关注高度集成的电子器件，因此对于以较高速度和较低 功率操作并且具有增加的器件密度的半导体器件具有持续的需求。为 了实现这些目的，必要的是，器件被形成为具有增加的集成度并且器 件的元件由电阻率较低的材料形成。同时，现代数字系统中需要模拟 电路。例如，在半导体存储器器件的外围区中，需要形成电阻器，其 具有可预测的并且处于严格的容差水平内的电阻值。在面向器件的进 一步集成的持续压力下，日益难于制造具有精确电阻值的电阻器。

在当前器件中，晶体管栅极通常由WSi_x形成，这是因为该材料提 供相对低的电阻和可靠的应用。同时，通过使用WSi_x，电阻器还可被 形成为具有一定程度可预测的值。

对于增加的集成度，优选的是使用例如不同的硅化物材料(诸如 CoSi_x和NiSi_x)或者金属栅极材料(诸如W、Cu或Al)来形成晶体管 器件的栅极材料，这是因为该材料可被形成为具有较低的电阻。然而， 在使用该材料形成电阻器时，已经确定，该材料的电阻率非常易于受 到热和厚度的影响。例如，在使用硅化物层时，得到的电阻器的电阻 率将根据可能生成热量收支的随后工艺而有大的变化，这是因为CoSi_x或NiSi_x的属性可能随热量收支(heat budget)的变化而变化。而且， 在使用金属层形成电阻器时，在器件的金属栅极的制造过程中使用的 应用化学机械研磨(CMP)工序可能使金属层厚度广泛变化。这接下 来可能引起电阻器材料的所谓的“凹陷”(dishing)，这可能使得到 的电阻器的电阻值有大的变化。

发明内容

本发明的实施例涉及半导体器件及其形成方法，该半导体器件包 括电阻器，其具有在制造工艺过程中保持相对稳定的可预测的电阻值。 特别地，本发明的实施例提供了电阻器，其不受器件其他区中的晶体 管栅极处的硅化工艺的影响。特别地，器件外围区中的隔离结构的顶 表面在基板中凹陷，其中电阻器图案在该顶表面上形成，使得它具有 高度上低于基板上表面的顶表面。而且，电阻器图案可以隐埋在位于 电阻器图案上方的绝缘层中。因此，电阻器在相邻栅极图案的硅化过 程中未被硅化，否则该硅化可能改变其电阻值。可替换地，电阻器在 相邻栅极图案的金属化过程中未被金属化，否者该金属化也可能影响 其电阻值。而且，减少了施加到电阻器的热，使得减轻或避免了由于 施加的热引起的电阻值的改变。此外，避免了在制造过程中移除电阻 器的材料或者使其最小，使得避免了制造过程中的电阻值变化或者使 其最小。

在一个方面，一种半导体器件，包括：包括第一区和第二区的基 板；第一区中的基板上的至少一个第一栅极结构，该至少一个第一栅 极结构包括第一栅极绝缘层和第一栅极绝缘层上的第一栅极电极层； 第二区中的基板中的至少一个隔离结构，该隔离结构的顶表面在高度 上低于基板的顶表面；和至少一个隔离结构上的至少一个电阻器图案。

在一个实施例中，第一区包括器件的单元区，其中至少一个第一 栅极结构包括至少一个单元栅极结构，并且其中第二区包括器件的外 围区。

在另一实施例中，第一栅极绝缘层包括隧道绝缘层；并且至少一 个第一栅极结构包括隧道绝缘层、隧道绝缘层上的电荷存储层、电荷 存储层上的阻挡绝缘层和阻挡绝缘层上的第一栅极电极层。

在另一实施例中，至少一个第一栅极结构包括多个第一栅极结构， 并且在多个第一栅极结构的子集中，第一栅极电极层和电荷存储层直 接电气接触。

在另一实施例中，至少一个第一栅极结构包括其顶部处的硅化物 区。

在另一实施例中，在至少一个电阻器图案上不存在硅化物区。

在另一实施例中，至少一个第一栅极结构包括其顶部处的金属层。

在另一实施例中，在至少一个电阻器图案上不存在金属层。

在另一实施例中，至少一个第一栅极结构形成第一区中的非易失 存储器单元的栅极。

在另一实施例中，该器件进一步包括至少一个隔离结构上的和电 阻器图案下方的绝缘层。