[发明专利]非易失性存储装置及其操作方法和制造方法

说明书

技术领域

示例实施例涉及一种半导体装置，例如，涉及一种可以通过使用电荷存储层来记录或擦除数据的非易失性存储装置、一种操作该非易失性存储装置的方法和/或一种制造该非易失性存储装置的方法。

背景技术

半导体产品正在变得越来越小型化，并且需要以更高的速度来操作。因此，需要更高度集成的具有更好性能的非易失性存储装置用作半导体产品。然而，由于受平面型非易失性存储装置的集成技术的限制，因此平面型非易失性存储装置支持增加的容量和速度的能力受到限制。

为了改善非易失性存储装置的性能，可以使用传统的三维非易失性存储装置。例如，可以使用绝缘体上硅(SOI)基底来制造传统的三维非易失性存储装置。传统的三维非易失性存储装置的沟道面积可以大于平面型非易失性存储装置的沟道面积，因此，传统的三维非易失性存储装置可以以更高的速度来操作。

为了改善传统的非易失性存储装置的集成度，可以采用多层堆叠结构。如果将存储单元堆叠成多层，则可以在同一平面上制造更高容量的非易失性存储装置。

然而，源区和漏区置于传统的三维非易失性存储装置的宽的区域上。例如，源区和漏区置于传统的具有NOT AND(NAND)结构的非易失性存储装置的宽的区域上，这限制了传统的非易失性存储装置的集成度的改善。此外，堆叠多层的传统的三维非易失性存储装置导致了更高的成本，并且会不易保证单晶层的质量。

发明内容

示例实施例提供了一种可以具有更高性能和可以更高度地集成的非易失性存储装置。

示例实施例提供了一种操作非易失性存储装置的方法。

示例实施例提供一种制造非易失性存储装置的方法。

根据示例实施例，一种非易失性存储装置可以包括至少一个半导体层、多个控制栅电极、多个电荷存储层、至少一个第一辅助电极和/或至少一个第二辅助电极。多个控制栅电极可以凹陷到半导体层中。多个电荷存储层可以在多个控制栅电极和半导体层之间。第一和第二辅助电极可以布置成彼此面对。多个控制栅电极可以在第一和第二辅助电极之间，第一和第二辅助电极与半导体层电容式结合。

根据示例实施例，非易失性存储装置还可以包括在多个电荷存储层和半导体层之间的多个隧穿绝缘层。多个隧穿绝缘层可以彼此连接。

根据示例实施例，多个隧穿绝缘层可以关于多个控制栅电极将半导体层分为第一区域和第二区域。第一辅助电极可以凹陷到第一区域中，第二辅助电极可以凹陷到第二区域中。非易失性存储装置还可以包括：第一介电层，在第一辅助电极和半导体层之间；第二介电层，在第二辅助电极和半导体层之间。

根据示例实施例，非易失性存储装置还可以包括在多个控制栅电极和多个电荷存储层之间的多个阻挡绝缘层。

根据另一示例实施例，至少一个半导体层可以是多个半导体层。多个控制栅电极可以延伸以穿过多个半导体层。多个电荷存储层可以在多个控制栅电极和多个半导体层之间。至少一个第一辅助电极可以是位于多个控制栅电极的第一侧并与多个半导体层电容式结合的多个第一辅助电极。至少一个第二辅助电极可以是位于多个控制栅电极的第二侧并与多个半导体层电容式结合的多个第二辅助电极。

根据示例实施例，非易失性存储装置还可以包括位于多个控制栅电极的端部的多个位线塞。多个位线塞可以延伸以穿透多个半导体层。

根据示例实施例，非易失性存储装置还可以包括位于多个控制栅电极的另一端部的多个共源线塞。多个共源线塞可以延伸以穿透多个半导体层。

根据又一示例实施例，一种操作非易失性存储装置的方法可以包括如下步骤：执行编程操作，所述编程操作包括将数据存储到在位线和共源线之间按NAND(NOT AND)串彼此连接的多个存储单元中的至少一个存储单元中。NAND串可以包括第一页和第二页，编程操作可以包括第一页编程操作，所述第一页编程操作包括将地电压施加到与半导体层的第一页电容式结合的第一辅助线，并将编程禁止电压施加到与半导体层的第二页电容式结合的第二辅助线。

根据示例实施例，编程操作还可以包括第二页编程操作，所述第二页编程操作包括将编程禁止电压施加到与半导体层的第一页电容式结合的第一辅助线，并将地电压施加到与半导体层的第二页电容式结合的第二辅助线。

根据示例实施例，所述方法还可以包括：执行读取操作，所述读取操作包括从至少一个存储单元读取数据。读取操作可以包括第一页读取操作，所述第一页读取操作包括将地电压施加到与半导体层的第一页电容式结合的第一辅助线，并将读取禁止电压施加到与半导体层的第二页电容式结合的第二辅助线。