[发明专利]半导体装置

说明书

本申请是申请日为2005年1月18日、申请号为2005100045319、发明名称为“半导体装置及其制造方法”的分案申请。

技术领域

本发明涉及具有存储或逻辑等电路元件的半导体装置。

背景技术

一直以来，半导体装置当中的DRAM等存储器中，有为了使取代不良位的冗余位动作而具有熔丝的存储器(例如参照非专利文献1)，在晶片加工制造工序后确认半导体装置的动作，如果为不良位，则为了将该不良位置换为冗余位，向与不良位连接的熔丝照射激光而进行切割。

作为半导体装置中的熔丝的使用方法，除了所述存储器的情况以外，还有如下的方法。如果在熔丝是否熔断的状态下记录「1」或「0」的信息，则例如通过对每个半导体芯片设置128个熔丝，就可以将128位的信息记录在各半导体芯片中。所记录的信息如果是对于每个半导体芯片不同的标识符，则通过读出记录在熔丝中的信息，就可以区别各半导体芯片。

另外，作为其他的使用方法，有设置用于半导体装置内的电压调整的熔丝，在晶片加工制造工序后测定内部的电压，按照达到所需的电压的方式切断熔丝的方法。

对所述非专利文献1的情况的半导体装置的构成进行说明。

图5是表示以往的半导体装置的一个构成例的剖面示意图。

该半导体装置在半导体基板100上形成晶体管、电容器及电阻等半导体元件(未图示)及基底绝缘膜101，如图5所示，在作为配线嵌入用绝缘膜而形成的SiO₂膜102上形成铜(Cu)配线120，在Cu配线120上形成有Al(铝)配线124。Cu配线120和Al配线124的连接部分以外的层间绝缘膜为SiO₂膜210单层。另外，熔丝122被SiO₂膜210覆盖。SiO₂膜210的形成膜厚约为1μm。在SiO₂膜210上形成SiON膜212，其膜厚约为1μm。

熔丝122借助未图示的配线与电路连接。另外，熔丝122由与Cu配线120的Cu腐蚀防止膜123相同的层形成，是依次形成了Ti膜和TiN膜的构造(以下表记为「TiN/Ti」构造)的叠层导电性膜。

而且，图5中，Al配线124发挥焊盘部126的作用，而形成于与Al配线124相同层上的其他的Al配线(未图示)起到用于将元件间电连接的作用。

在形成图5所示的用于焊接的开口时，通过控制SiO₂膜210的蚀刻时间而使熔丝122上的SiO₂膜210残留特定的膜厚。

[非专利文献]K.Arndt et al.，Reliability of Laser Activated Metal Fusesin DRAMs，1999IEEE/CPMT Inte’l Electronics Manufacturing TechnologySymposium，p.389-394

如上所述，当通过进行特定的蚀刻时间量的蚀刻，使熔丝上的绝缘膜残留特定的膜厚，则由于蚀刻装置的小室内气氛使蚀刻速度发生改变，因此即使用相同的蚀刻时间进行处理，熔丝上的绝缘膜的膜厚在晶片间及晶片面内也会产生很大的不均。即使激光的照点直径和照射能量等照射条件相同，当熔丝上的绝缘膜的膜厚与设定值相比过薄时，则照射到熔丝上的能量就会过强，不仅是要切断的熔丝，而且连相邻的熔丝也会被切断。相反，当熔丝上的绝缘膜的膜厚与设定值相比过厚时，则照射到熔丝上的激光的能量就会不足，因而就会产生无法切断熔丝的问题。

由此，在切断熔丝时，即使按照使激光的照射条件每次相同的方式来控制，在熔丝上的绝缘膜的膜厚中有不均的情况下，则容易产生无法切断熔丝的「切断失败」或切割至相邻的熔丝的「误切断」，从而有可能导致材料成品率的降低。

另外，在以往例中，由于熔丝上的绝缘膜仅为SiO₂膜，因此水分就会经过设于熔丝上的开口部而从外部浸入。由于该水分，就会产生铜配线的特性变化或腐蚀。当作为比氧化硅膜介电常数更低的绝缘膜的Low-k膜位于熔丝的下层时，则当水分浸入Low-k膜时，Low-k膜的配线间电容就会上升，从而有可能导致半导体装置的长期可靠性变差。

发明内容

本发明是为了解决如上所述的以往的技术所具有的问题而完成的方案，其目的在于，提供熔丝上的绝缘膜的膜厚均一并且防止了水分的侵入的半导体装置及其制造方法。