[发明专利]半导体存储装置

说明书

技术领域

本发明涉及与时钟信号同步地输入输出存储数据的半导体存储装置。

背景技术

图18是与时钟同步地输入输出信号的时钟同步型半导体存储装置以及控制半导体存储装置的信息处理装置的示意框图。

半导体存储装置600和信息处理装置601通过输入信号609、时钟610、输出数据信号612连接。半导体存储装置600由输入信号锁存电路602、存储磁心603构成，输入信号锁存电路602和存储磁心603通过锁存信号604连接。存储磁心603包括用于使存储磁心603工作的控制电路、电源电路、解码器电路以及读出电路。

输入信号锁存电路602按照时钟610的时序，锁存输入的输入信号609，并将锁存的信号作为锁存信号604输出。

图19(a)、(b)、(c)示出了图18所示的电路结构中的输入信号获取时序图。

图19(a)是在时钟的上升沿之前输入信号变化时的输入信号获取时序图。

图19(b)是输入信号的输入时序因装置的电压条件、温度条件、或者信息处理装置和半导体存储装置间的配线延迟的变化等而延迟于图19(a)所示的输入信号的输入时序，并在时钟的上升沿之后输入信号变化时的输入信号获取时序图。

图19(c)是在输入信号的获取操作中输入信号的输入时序因装置的电压条件、温度条件、或者信息处理装置和半导体存储装置间的配线延迟的变化而变化时的输入信号获取时序图。

而且，示出了输入信号锁存电路602在输入的时钟610的上升沿锁存输入信号609的情况。

下面说明图19(a)的输入信号获取时序图。

如果在时刻T01a输入信号变为“H”(高电平)，则在之后的时钟上升沿时刻，输入信号的“H”被锁存到输入信号锁存电路602，锁存信号变为“H”。

如果在时刻T02a输入信号变为“L”(低电平)，则在之后的时钟上升沿时刻，输入信号的“L”被锁存到输入信号锁存电路602，锁存信号变为“L”。

如果在时刻T03a输入信号变为“H”，则在之后的时钟上升沿时刻，输入信号的“H”被锁存到输入信号锁存电路602，锁存信号变为“H”。

如果在时刻T04a输入信号变为“L”，则在之后的时钟上升沿时刻，输入信号的“L”被锁存到输入信号锁存电路602，锁存信号变为“L”。

图19(a)所示的时序中，从锁存信号输出与输入信号相同的波形。

下面说明图19(b)的输入信号获取时序图。

在时刻T01b输入信号变为“H”，但由于时刻T01b在时钟上升沿时刻之后，所以输入信号的“H”不被锁存。输入信号锁存电路602在之前的时钟上升沿时刻，锁存输入信号变为“H”之前、即“L”，锁存信号为“L”。

接下来在时刻T02b输入信号变为“L”，但由于时刻T02b在时钟上升沿时刻之后，所以输入信号的“L”不被锁存。输入信号锁存电路602在之前的时钟上升沿时刻，锁存输入信号变为“L”之前、即“H”，锁存信号变为“H”。

接下来在时刻T03b输入信号变为“H”，但由于时刻T03b在时钟上升沿时刻之后，所以输入信号的“H”不被锁存。输入信号锁存电路602，在之前的时钟上升沿时刻，锁存输入信号变为“H”之前、即“L”，锁存信号变为“L”。

接下来在时刻T04b输入信号变为“L”，但由于时刻T04b在时钟上升沿时刻之后，所以输入信号的“L”不被锁存。输入信号锁存电路602，在之前的时钟上升沿时刻，锁存输入信号变为“L”之前、即“H”，锁存信号变为“H”。

图19(b)所示的时序中，输入信号延迟时钟的一个周期的时间，并从锁存信号输出。

下面说明图19(c)的输入信号获取时序图。

如果在时刻T01c输入信号变为“H”，则在之后的时钟上升沿时刻，输入信号的“H”被锁存到输入信号锁存电路602，锁存信号变为“H”。

如果在时刻T02c输入信号变为“L”，则在之后的时钟上升沿时刻，输入信号的“L”被锁存到输入信号锁存电路602，锁存信号变为“L”。

接着，输入信号的延迟量增加，在时刻T03c输入信号变为“H”时，如果时刻T03c在时钟上升沿时刻之后，则输入信号的“H”不被锁存。输入信号锁存电路602在之前的时钟上升沿时刻，锁存输入信号变为“H”之前、即“L”，锁存信号为“L”。

如果在时刻T04c输入信号变为“L”，则在之后的时钟上升沿时刻，输入信号的“L”被锁存到输入信号锁存电路602，锁存信号变为“L”。