[发明专利]载体衬底和集成电路

说明书

技术领域

本发明一般地涉及一种制造的产品，尤其是一种具有通孔的集成电路以及制造该集成电路的方法。

背景技术

集成电路包括通过内部电气布线连接至彼此以及下一个结构层次的电子器件。硅载体衬底常被用于高引线数、高布线密度、以及高信号速度。硅衬底给出了应用高密度薄膜金属化和具有传统工具的绝缘材料的可能性。此外，硅表面的高平坦度使细线多级再分配(thin line multi level redistribution)可行。此外，硅衬底的优良匹配允许高密度细距连接。然而，将硅用作载体衬底的问题在于通孔的制造，尤其是其钝化和其填充。

发明内容

本发明的实施例主要提供了制造具有通孔的产品和制造该产品的方法。

在一个实施例中，载体衬底包括：通接触件(through contact)，将载体衬底的顶面上的第一接触区连接至载体衬底的底面上的第二接触区；以及衬底材料，至少部分地形成在通接触件的周围。

附图说明

为了能够详细地理解本发明的上述特征，可以通过参照实施例对上面概括总结的本发明进行更具体地描述，其中，在附图说明中示出了一些实施例。然而，应当注意，附图仅示出了本发明的典型实施例，因此不应认为是对本发明范围的限制，本发明可允许其他等效的实施例。

图1A至图1H示出根据本发明实施例的集成电路的示意图；

图2A至图2D示出根据本发明实施例的结合了电路板的集成电路的示意图；

图3A至图3H示出根据本发明实施例的在制造期间的多个阶段中的集成电路的示意图；

图4A至图4F示出根据本发明实施例的在制造期间的多个阶段中的集成电路的示意图；

图5A至图5G示出根据本发明实施例的在制造期间的多个阶段中的集成电路的示意图；

图6A至图6D示出根据本发明实施例的在制造期间的多个阶段中的集成电路的示意图；

图7A和图7B示出根据本发明实施例的集成电路和结合了电路板的集成电路的示意图；

图8A和图8B示出根据本发明实施例的在制造期间的阶段中的集成电路的示意图；

图9A至图9C示出根据本发明实施例的在制造期间的多个阶段中的集成电路的示意图；以及

图10A至图10D示出根据本发明实施例的在制造期间的多个阶段中的集成电路的示意图。

具体实施方式

对于本发明的一个实施例，提供了一种载体衬底，该载体衬底包括：通接触件，将载体衬底的顶面上的第一接触区连接至载体衬底的底面上的第二接触区；以及衬底材料层，设置在通接触件的周围。

对于本发明的又一实施例，提供了一种集成电路，该集成电路包括：载体衬底，该载体衬底包括将该载体衬底的顶面上的第一接触区连接至该载体衬底的底面上的第二接触区的通接触件以及设置在通接触件的周围的衬底材料；电路芯片，包括又一接触区；以及连接件，将电路芯片的又一接触区连接至载体衬底的第一接触区。

对于本发明的又一实施例，提供了一种制造载体衬底的方法，该方法包括：设置通接触件；以及一旦设置了通接触件就在该通接触件的周围径向地设置衬底材料。

本发明的特征将从以下结合附图所进行的描述中变得清晰。然而，应当注意到，附图仅示出本发明的典型实施例，因此，不被认为是限制本发明范围。本发明可以许可等效的实施例。在所有附图中，相同的参考号识别相同的或相似的元件。

图1A示出根据本发明实施例的集成电路。集成电路100包括载体衬底110、电路芯片130、及封装150。载体衬底110包括通接触件120，其将载体衬底110的顶面上的第一接触区1201连接至载体衬底110的底面上的第二接触区1202。在载体衬底110的顶面上配置接触层123和焊接掩模140。接触层123通过焊接连接件124连接至电路芯片130。在载体衬底110的底面上配置接触焊盘(contact pad)121，又在接触焊盘上配置焊球122。

根据本发明的实施例可以形成包括通接触件120的载体衬底110。已经在通接触件120的周围设置了衬底材料1101。衬底材料1101的合适的材料和其组合物包括树脂、金属、半导体、聚合体、陶瓷、以及粒状材料。

在衬底材料1101包含粒状材料的情况下，粒状材料可以悬浮在树脂中或聚合体中，其在设置在通接触件120的周围之后硬化。然而，还可以烧结粒状材料，以形成坚固且稳定的衬底材料1101。在这种情况下，可以放弃使用附加的诸如树脂的载体材料。粒状材料可以包括球体、微球体、纳球体、圆柱体、柱形物、立方体、或颗粒，其可以包括半导体材料、电介质材料、金属、绝缘体等。