[发明专利]基于附体效应补偿的传输栅电路

说明书

技术领域

本发明是有关一种传输栅电路，更具体来说，是关于一种可补偿附体效应的传输栅电路。

背景技术

在集成电路(Integrated circuit，IC)设计领域中，传统的传输栅电路(transmission gate)被广泛的使用作为信号切换的控制组件。

请参阅图1，图1是传统传输栅电路10的电路图。传输栅电路10包含P型金氧半半导体组件(P-type metal oxide semiconductor，PMOS)P1与N型金氧半半导体组件(N-type metal oxide semiconductor，NMOS)N1，且NMOS组件N1以及PMOS组件P1分别受控于互为相反相位的控制信号C、C’。当控制信号C处于高电平时，传输栅电路10不会导通使得输出Y处于浮置状态(floating)；当控制信号C处于低电平时，输出Y会等于输入X。然而，PMOS组件P1的临界电压V_THp是等于而NMOS组件N1的临界电压V_THn是等于其中V_SB是源极(source)与体电极(body)间的电压差，其中V_THp0、V_THn0是没有附体效应时的临界电压，γ为附体效应系数，Φ_F表示费米位能(Fermi potential)。所以，一旦源极与体电极间存在电压差，则会影响到临界电压的大小，以NMOS组件为例，当附体效应严重时(V_SB远大于0V)，可能使得V_THn由0.8V变化到1.6V，亦即提升至2倍。因此，一旦发生附体效应(亦即临界电压增高)，会导通电流的能力便大为降低，进而使得电路整体操作速度变慢。

传输栅电路10虽然同时包含有PMOS组件P1与NMOS组件N1来平衡其在大输入电压范围下的导通(ON)电阻。但因为PMOS组件P1和NMOS组件N1个别存在的附体效应(floating body effect)将使得传输栅电路10的导通电阻在偏高或偏低的输入电压下，出现增高以及不平坦的现象。

发明内容

有鉴于此，本发明提供一种传输栅电路，用来消除MOS组件的附体效应，以改善先前技术的问题。

本发明之一目的提供一种基于附体效应补偿的传输栅电路，其包含第一PMOS组件、第一NMOS组件、第二PMOS组件、第二NMOS组件以及第三PMOS组件。所述第一PMOS组件的栅极耦接于第一控制信号，所述第一PMOS组件的第一极以及第二极分别耦接于输入端以及输出端。所述第一NMOS组件的栅极耦接于第二控制信号，所述第一NMOS组件的第一极以及第二极分别耦接于所述输入端以及所述输出端。所述第二PMOS组件的栅极耦接于所述第一控制信号，所述第二PMOS组件的第一极以及第二极分别耦接于所述输入端以及所述第一PMOS组件的体电极。所述第二NMOS组件的栅极耦接于所述第二控制信号，所述第二NMOS组件的第一极以及第二极分别耦接于所述第一PMOS组件的体电极以及所述输出端。所述第三PMOS组件的栅极耦接于所述输入端，所述第三PMOS组件的第一极以及第二极分别耦接于第一电源电压以及所述第一PMOS组件的体电极。

除此之外，本发明传输栅电路另包含第四PMOS组件、第三NMOS组件以及第四NMOS组件。所述第四PMOS组件的栅极耦接于所述第一控制信号，所述第四PMOS组件的第一极以及第二极分别耦接于所述输入端以及所述第一NMOS组件的体电极。所述第三NMOS组件的栅极耦接于所述第二控制信号，所述第三NMOS组件的第一极以及第二极分别耦接于所述第一NMOS组件的体电极以及所述输出端。所述第四NMOS组件的栅极耦接于所述第一控制信号，所述第四NMOS组件的第一极以及第二极分别耦接于所述第一NMOS组件的体电极以及第二电源电压。

依据本发明上述之实施例，所述第二PMOS组件的第二极与体电极相耦接。

依据本发明上述之实施例，所述第二PMOS组件之所述第二PMOS组件的第二极与体电极相耦接，且所述第四PMOS组件的第二极与体电极相耦接。

依据本发明上述之实施例，所述第二NMOS组件的体电极、所述第三NMOS组件的第一极与体电极皆耦接于所述第一NMOS组件的体电极。

依据本发明上述之实施例，所述第二NMOS组件的体电极、所述第三NMOS组件的第一极与体电极皆耦接于所述第一NMOS组件的体电极。