[发明专利]一种主备时钟切换的方法及系统

说明书

技术领域

本发明涉及主备时钟的切换，更具体地，涉及一种主备时钟切换的方法 及系统。

背景技术

时钟是通信设备的关键信号，时钟的各项性能会影响单板乃至整个系统 的性能。所以保证通信设备时钟各项性能的准确性和稳定性对于通信设备来 说是非常重要的。因此各个通信组织，国家以及运营商在设备入网前，都要 对设备的时钟各项性能进行严格的测试。时钟的性能指标主要包括频率和相 位，通常考察上述指标的性能包括长期稳定度、长期准确度、保持性能、相 位瞬变和相位不连续性等。

通信设备一般采用对主要单板进行备份提高设备的可靠性，时钟对于通 信设备是一个非常重要的组成部分，因此在通信设备时钟的设计中采用了备 份工作方式，一旦主时钟发生故障，备时钟立即替代主时钟为通信设备提供 定时信号。主、备时钟的切换要尽量保证对业务不产生影响，例如切换时产 生业务瞬断、误码等，因此在任何情况下，必须保证在主备时钟切换时，主 备时钟的频率和相位是对齐的，否则设备将会产生误码甚至业务中断。

在现有时钟备份方案多采用主锁相环和副锁相环，即主用时钟采用数字 锁相环跟踪参考源，备时钟采用模拟锁相环跟踪主用时钟，使备用输出时钟 与主用时钟相位对齐。主用时钟采用数字锁相环主要是为了保证系统时钟满 足通信设备相关标准，可以使时钟工作在各种工作模式，如锁定、跟踪、保 持以及自由振荡等状态。而备用时钟采用模拟环主要出于主备时钟相差的考 虑。模拟锁相环剩余相差较为恒定，一致性好，在备时钟或主时钟调节延时， 即可达到主、备时钟输出对齐。

此时钟方案中，时钟主备切换是一个主副锁相环工作切换过程。假设有 A、B两块时钟板，A板默认为主用板，B板为备用板。此时A板的主锁相环 工作为数字锁相环，锁定参考源，副锁相环为模拟锁相环，不工作，同时为 网元输出定时信号；B板的主锁相环不工作，而副锁相环跟踪并锁定A板输 出的定时信号，B板不输出定时信号。如果发生人为强制切换为B主用或者 A板发生故障，网元的定时信号切换到B板输出，同时A、B板主副锁相环 工作切换，B板由副锁相环跟踪A板输出定时信号切换到主锁相环跟踪参考 源信号；相反，A板由主锁相环切换到副锁相环跟踪B板输出的定时信号， 此时A板不输出定时信号。

这样在模拟锁相环切换到数字锁相环过程中容易产生相位瞬变，即时钟 相位不连续性，导致时钟因主备切换而出现误码等现象。这种方法还有如下 缺陷：备用板时钟要实时跟踪主用板时钟的频率和相位，占用了大量的资源。

现有技术中，实现主备时钟相位对齐的系统，如图8所示，主要包括时 钟产生模块、驱动分发模块、以及参考逻辑选择等一系列芯片。其存在的问 题在于，主备板之间连线复杂，需要7对线。参与主备切换的器件太多，给 可靠性带来了隐患。

发明内容

本发明所要解决的技术问题是提供一种主备时钟切换的方法，不会因切 换而导致相位瞬变、系统不稳定和可靠性差，同时占用资源少。

为了解决上述技术问题，本发明提供了一种主备时钟切换的方法，应用 于包括主时钟板和备时钟板的系统，该主时钟板和备时钟板的时钟分发芯片 分别跟踪本时钟板的同频时钟源，并通过各自的逻辑芯片实现主备时钟和数 据的互传，该方法包括：

要切换主备时钟时，向主时钟板的逻辑芯片发送预切换指令，主时钟板 的逻辑芯片收到预切换指令后，向备时钟板的逻辑芯片发送同步指令；

备时钟板的逻辑芯片收到该同步指令后，向备时钟板的时钟分发芯片发 送一脉冲形式的有效的同步信号；

备时钟板的时钟分发芯片在同步信号有效时停止时钟输出，在同步信号 无效后，经过一第一延时时间后恢复时钟输出，将主备时钟相位对齐；

主备时钟相位对齐后，指示主时钟板和备时钟板执行主备切换。

进一步地，上述方法还可具有以下特点：

所述第一延时时间等于t₁和Δt之和，其中t₁为时钟分发芯片从同步信号无 效到恢复时钟输出的固有延时，Δt是为时钟分发芯片配置的延时，Δt按下式 来确定：

t₁+t₂+t₃+Δt＝n*t_s

其中：