[发明专利]可减少芯片电源电压降的集成电路封装方法及电路装置

权利要求书

1.一种可减少芯片电源电压降的集成电路封装方法，其特征在于，它包含有：

形成一导线架，该导线架包含一芯片托盘及复数个引脚；

将该芯片固定于该芯片托盘上，并将该芯片的复数个讯号接收及输出端耦接于该复数个引脚；

形成一电源传输单元，该电源传输单元可耦接于一电源；

将该芯片的复数个逻辑闸单元的电源接收端耦接于该电源传输单元；以及

形成一壳体，用以包覆该芯片、该导线架及该电源传输单元。

2.如权利要求1所述的可减少芯片电源电压降的集成电路封装方法，其特征在于，其中该芯片托盘耦接于一地端。

3.如权利要求2所述的可减少芯片电源电压降的集成电路封装方法，其特征在于，其另包含将该芯片的复数个接地端耦接于该芯片托盘。

4.如权利要求1所述的所述的可减少芯片电源电压降的集成电路封装方法，其特征在于，其中该电源传输单元可透过该复数个引脚中一引脚耦接于该电源。

5.如权利要求1所述的所述的可减少芯片电源电压降的集成电路封装方法，其特征在于，其中该电源传输单元形成于该壳体中相异于该芯片托盘的区域。

6.如权利要求1所述的所述的可减少芯片电源电压降的集成电路封装方法，其特征在于，其中该电源传输单元包含复数个电源传输子单元，每一电源传输子单元对应于一特定电压。

7.一种可减少电源电压降的集成电路装置，其特征在于，它包含有：

一导线架，包含一芯片托盘及复数个引脚；

一电源传输单元，可耦接于一电源；

一芯片，固定于该芯片托盘上，包含有复数个讯号接收及输出端耦接于该复数个引脚，及复数个逻辑闸单元的电源接收端耦接于该电源传输单元；以及

一壳体，用以包覆该芯片、该导线架及该电源传输单元。

8.如权利要求7所述的可减少电源电压降的集成电路装置，其特征在于，其中该芯片托盘耦接于一地端。

9.如权利要求8所述的可减少电源电压降的集成电路装置，其特征在于，其中该芯片另包含复数个接地端，耦接于该芯片托盘。

10.如权利要求7所述的可减少电源电压降的集成电路装置，其特征在于，其中该电源传输单元是该复数个引脚中耦接于该电源的一引脚。

11.如权利要求7所述的可减少电源电压降的集成电路装置，其特征在于，其中该电源传输单元是透过该复数个引脚中一引脚耦接于该电源。

12.如权利要求7所述的可减少电源电压降的集成电路装置，其特征在于，其中该电源传输单元形成于该壳体中相异于该芯片托盘的区域。

13.如权利要求7所述的可减少电源电压降的集成电路装置，其特征在于，其中该电源传输单元形成于该芯片托盘上方。

14.如权利要求13所述的可减少电源电压降的集成电路装置，其特征在于，其另包含一绝缘单元，设于该电源传输单元与该芯片托盘间。

15.如权利要求7所述的可减少电源电压降的集成电路装置，其特征在于，其中该电源传输单元包含复数个电源传输子单元，每一电源传输子单元对应于一特定电压。

16.如权利要求15所述的可减少电源电压降的集成电路装置，其特征在于，其另包含复数个绝缘单元，分别设于该复数个电源传输子单元中相邻电源传输子单元间。