[发明专利]电子器件及其制造方法

权利要求书

1.一种电子器件，包括：

多个半导体器件，每个半导体器件都具有：半导体芯片，其具有电极焊盘；内部连接端子，其布置在所述电极焊盘上；树脂层，其布置在所述半导体芯片的形成有所述电极焊盘的表面上并使所述内部连接端子露出；以及配线图案，其布置在所述树脂层上并与所述内部连接端子连接；

配线基板，其上堆叠有所述多个半导体器件，所述配线基板通过所述配线图案与所述多个半导体器件电连接；以及

密封树脂，其用于密封堆叠在所述配线基板上的所述多个半导体器件，

其中，所述多个半导体器件是在堆叠在所述配线基板上之前所进行的电气检验和功能检验中被判定为良品的半导体器件。

2.根据权利要求1所述的电子器件，

其中，所述配线图案具有与金属线连接的连接部分，并且所述多个半导体器件与所述配线基板通过引线接合法相互连接。

3.根据权利要求2所述的电子器件，

其中，所述多个半导体器件堆叠成使其它半导体器件的连接部分露出。

4.根据权利要求2或3所述的电子器件，

其中，在所述连接部分上布置有防扩散膜，并且所述金属线与所述防扩散膜连接。

5.根据权利要求1-3中任一项所述的电子器件，

其中，所述配线图案具有检验用的焊盘，所述检验用的焊盘用于对所述半导体器件进行所述电气检验和功能检验。

6.根据权利要求1-3中任一项所述的电子器件，

其中，所述多个半导体器件中的每一个半导体器件都具有由与所述配线图案的材料相同的材料制成的伪图案，所述伪图案布置在所述树脂层的未布置所述配线图案的部分上，所述伪图案的厚度设为与所述配线图案的厚度基本相同。

7.根据权利要求1-3中任一项所述的电子器件，

其中，所述多个半导体器件呈阶梯状地堆叠在所述配线基板上。

8.一种电子器件的制造方法，所述电子器件包括：多个半导体器件；配线基板，其上堆叠有所述多个半导体器件；以及，密封树脂，其用于密封堆叠在所述配线基板上的所述多个半导体器件，所述方法包括：

半导体器件形成步骤，形成所述多个半导体器件；

良品半导体器件获得步骤，对所述多个半导体器件进行电气检验和功能检验，以获得被判定为良品的多个半导体器件；

半导体器件堆叠步骤，将被判定为良品的所述多个半导体器件堆叠在所述配线基板上；

电连接步骤，在所述半导体器件堆叠步骤之后，在所述配线基板与被判定为良品的所述多个半导体器件之间形成电连接；以及

密封树脂形成步骤，在所述电连接步骤之后，用密封树脂密封被判定为良品的所述多个半导体器件。

9.根据权利要求8所述的电子器件的制造方法，

其中，所述半导体器件形成步骤包括：制备具有电极焊盘的半导体芯片；在所述电极焊盘上形成内部连接端子；在所述半导体芯片的形成有所述电极焊盘的表面上形成树脂层，所述树脂层使所述内部连接端子露出；以及在所述树脂层上形成配线图案并使所述配线图案与所述内部连接端子连接。

10.根据权利要求8或9所述的电子器件的制造方法，

其中，在所述半导体器件堆叠步骤中，将所述多个半导体器件以阶梯状堆叠在所述配线基板上。