[发明专利]半导体集成电路

说明书

技术领域

本发明涉及一种半导体集成电路，该半导体集成电路通过开关控制电路块(block)的内部电压线和配线之间的连接和断开，电源电压或参考电压施加到该配线。

背景技术

MTCMOS(Multi-Threshold Complementary Metal Oxide Semiconductor，多阈值互补金属氧化物半导体)技术作为通过开关控制对电路的电源供给的关断及取消关断的技术为人们所熟知。

通常地，需要降低作为设计值的逻辑电路等中的晶体管阈值电压，以防止伴随着电源电压减小或元件微型化的信号延迟。当逻辑电路等中的晶体管阈值电压小时，会产生大的泄漏电流。通过利用比逻辑电路等中的晶体管具有更高阈值的晶体管(电源开关)来关断停止状态(stopped state)中的电路的泄漏电流通道，MTCMOS技术能防止停止状态下由电路的不必要的功率消耗。

将MTCMOS技术应用于电路块时，在电路块中设置内部电压线，称作所谓的虚拟VDD线(virtual VDD line)和所谓的虚拟GND线(virtual GNDline)。经由用于电源关断和取消关断的电源开关，将内部电压线连接至全局(global)实电源线(实VDD线，real VDD line)和实参考电压线(实VSS线，real VSS line)，以建立电路块外的块间的连接。

电源开关被设置在三种类型的位置，也就是，重复启动及停止的功能电路和实VDD线之间的位置，功能电路和实VSS线之间的位置，及以上两种位置。通常，PMOS晶体管用作VDD侧的开关，NMOS晶体管用作VSS线侧的开关。

在应用MTCMOS的块中，功能电路的启动和停止是通过未应用MTCMOS的块中的电路来控制的，在半导体集成电路启动之后该未应用MTCMOS的块一直设定在运行状态并提供有来自实VDD线和实VSS线的功率。或者，采用这样的结构，在该结构中从半导体集成电路的外部终端输入用于控制应用MTCMOS的块中功能电路的启动和停止的控制信号。

电源开关可通过应用MTCMOS的块中的单元来实现。具体地说，存在这样的情况：在应用MTCMOS的块中，电源开关设置在反相器(inverter)、NAND(与非)电路、NOR(或非)电路等每个逻辑电路单元中，或者设置在由几个逻辑电路实现的功能电路单元中，还有这样的情况：设置无逻辑电路或功能电路的专用电源开关。下面将这种类型的开关配置称作“内部开关(SW)配置”，并将采用该配置的半导体集成电路称作“内部SW配置型IC”。

与内部SW配置型IC相反，已知一种半导体集成电路，在该半导体集成电路中电源开关在作为电源控制对象的电路块周围配置(例如，参见日本专利申请公开第2003-289245号，下面称作专利文件1，和日本专利申请公开第2003-158189号，下面称作专利文件2)。下面将这种类型的开关配置称作“外部开关(SW)配置”，并将采用该配置的半导体集成电路称作“外部SW配置型IC”。

外部SW配置适合于与具有通用电路(general-purpose circuit)(比如存储器，CPU等)的电路块结合使用，该通用电路作为电路块的部分或全部，被称作所谓的“宏(macro)”。

专利文件2公开了这样的构造，在该构造中晶体管单元(开关)设置在电路块的三侧或四侧，开关具有这样的形状以使开关的长度方向沿着各个侧，并且开关中晶体管栅极线的配置方向与长度方向一致。

在这样的结构中，在晶体管单元配置区的与电路块相反的侧(外侧)，VDD供给环(VDD supply ring)和VSS供给环配置为环形线环形地包围电路块的外围。VDD供给环和开关晶体管的漏极由与VDD供给环不同阶层(level)的金属配线层彼此连接。VSS供给环和电路块中的VSS线由与VSS供给环不同阶层的金属配线层彼此连接。开关晶体管的源极和电路块中的虚拟VSS线由与VSS供给环不同阶层的金属配线层彼此连接。

发明内容