[发明专利]一种基于MOS电流模逻辑的高速电流开关驱动器

权利要求书

1.一种基于MOS电流模逻辑的高速电流开关驱动器，其特征在于，包括：

MOS电流模逻辑锁存电路，用于接收电流开关驱动信号，并对所述电流开关驱动信号进行锁存和限幅，使所述电流开关驱动信号同步；

MOS电流模逻辑电流开关，用于接收经所述MOS电流模逻辑锁存电路处理的信号，产生限幅的电流源驱动信号，并调整电流开关驱动信号交叉点；以及

具有NMOS开关的共源共栅电流源，用于接收经所述MOS电流模逻辑电流开关处理的所述电流开关驱动信号，并输出低失真的电流信号；

所述MOS电流模逻辑电流开关包括：PMOS晶体管M10、PMOS晶体管M11、PMOS晶体管M12、PMOS晶体管M13、NMOS晶体管M14、NMOS晶体管M15、NMOS晶体管M16，其中

PMOS晶体管M10的源极与体端、PMOS晶体管M11源极与体端、PMOS晶体管M12源极与体端和PMOS晶体管M13的源极与体端均接电压源Vdd，PMOS晶体管M11的栅极和PMOS晶体管M12的栅极相连并接低电平；

PMOS晶体管M10的栅极和PMOS晶体管M13的栅极分别作为负相输入端Vin_n和正相输入端Vin_p；

PMOS晶体管M10的漏极、PMOS晶体管M11的漏级、NMOS晶体管M14的漏级与NMOS晶体管M15的栅极相连，并作为正相输出端Vout_p；PMOS晶体管M12的漏极、PMOS晶体管M13的漏级、NMOS晶体管M15的漏级与NMOS晶体管M14的栅极相连，并作为负相输出端Vout_n；

NMOS晶体管M14的源极、NMOS晶体管M15的源极与NMOS晶体管M16的漏极相连，NMOS晶体管M16的源极与衬底接地，NMOS晶体管M16的栅极接第二偏置电压Vbias2。

2.根据权利要求1所述的基于MOS电流模逻辑的高速电流开关驱动器，其特征在于，所述MOS电流模逻辑锁存电路包括：PMOS晶体管M1、PMOS晶体管M2、NMOS晶体管M3、NMOS晶体管M4、NMOS晶体管M5、NMOS晶体管M6、NMOS晶体管M7、NMOS晶体管M8和NMOS晶体管M9，其中

PMOS晶体管M1的栅极与PMOS晶体管M2的栅极相连并接低电平，该PMOS晶体管M1与PMOS晶体管M2的衬底与源极均与电压源vdd相连，NMOS晶体管M3的漏极、NMOS晶体管M5的栅极与NMOS晶体管M4的漏极相连，并与PMOS晶体管M1的漏级相连，作为负相输出端-Q；

NMOS晶体管M5的漏极、NMOS晶体管M4的栅极与NMOS晶体管M6的漏极相连，并与PMOS晶体管M2的漏级相连，作为正相输出端+Q；

NMOS晶体管M4的源极和NMOS晶体管M5的源极相连，并且接到NMOS晶体管M8的漏级，NMOS晶体管M3的源极和NMOS晶体管M6的源极相连，并且接到NMOS晶体管M7的漏级；NMOS晶体管M3的栅极和NMOS晶体管M6的栅极分别作为电流开关驱动信号的正相输入端+D和负相输入端-D；

NMOS晶体管M7的栅极和NMOS晶体管M8的栅极分别作为时钟信号的正相输入端+Clk与负相输入端-Clk，并作为切换尾电流的开关；

该NMOS晶体管M7的源极和NMOS晶体管M8的源极与NMOS晶体管M9的漏级相连，NMOS晶体管M9的源极与衬底端接地，NMOS晶体管M9的栅极接第一偏置电压Vbias1。

3.根据权利要求2所述的基于MOS电流模逻辑的高速电流开关驱动器，其特征在于，所述PMOS晶体管M1的栅极和所述PMOS晶体管M2的栅极接地。

4.根据权利要求3所述的基于MOS电流模逻辑的高速电流开关驱动器，其特征在于，所述PMOS晶体管M11的栅极和所述PMOS晶体管M12的栅极相连并接低电平。

5.根据权利要求3所述的基于MOS电流模逻辑的高速电流开关驱动器，其特征在于，所述第一偏置电压Vbias1的电压值与所述第二偏置电压Vbias2的电压值相等。

6.根据权利要求3所述的基于MOS电流模逻辑的高速电流开关驱动器，其特征在于，所述NMOS开关的共源共栅电流源包括：NMOS晶体管M17、NMOS晶体管M18、NMOS晶体管M19和NMOS晶体管M20，其中

NMOS晶体管M17的源极、NMOS晶体管M18的源极与NMOS晶体管M19的漏极相连，NMOS晶体管M17的漏极和NMOS晶体管M18的漏极分别作为正相电流输出端Ip与负相电流输出端In，NMOS晶体管M17的栅极和NMOS晶体管M18的栅极分别作为正相电压输入端Vp与负相电压输入端Vn；

NMOS晶体管M19的源极与NMOS晶体管M20的漏极相连，NMOS晶体管M19的栅极接第三偏置电压Vbias3，NMOS晶体管M20的栅极接第四偏置电压Vibas4，NMOS晶体管M20的源极与衬底端接地。