[发明专利]半导体器件和制造半导体器件的方法

说明书

技术领域

本发明涉及一种半导体器件和制造半导体器件的方法。

背景技术

电子器件高集成度的趋势刺激了半导体器件(半导体封装)，如包括一侧上的外部连接端子且具有与要被安装的半导体芯片近似相同的外部尺寸的WLBGA(晶片级球栅格阵列)的发展。此外，WLBGA有时候称为晶片级芯片尺寸封装。

这种半导体器件通常构造为暴露半导体芯片的一侧(形成硅衬底的一侧)。因此，例如由于在检查阶段和封装阶段期间的处理所施加的外力，有时候会导致破片，如半导体芯片的脊线位置中的裂纹和破裂。在本申请中，半导体芯片的一侧的端部(例如，图1中的脊线部分107)称为脊线部分。由相应破片产生的硅碎片附着在布线层和其它半导体芯片上，以导致电性能恶化，如相互布线之间的短路，而导致故障。

日本专利特开No.2006—80284论述了用来避免这种问题的技术。如图11所示，半导体器件10由半导体芯片11和密封树脂12上的外部连接端子13组成。斜面部分14形成在半导体芯片11的端部。该斜面部分14旨在抑制在处理期间发生破片。

日本专利特开No.2001—230224的目的是不同的。然而，为了提高整个半导体器件抵抗弯曲变形的强度，在半导体芯片11上的结构中和在形成于电路表面16上的外部连接端子13的相对一侧上，提供具有的面积与相应的半导体芯片11的面积相同的树脂15，如同图12中一样。

发明内容

日本专利特开No.2006—80284和日本专利特开No.2001—230224中的现有技术仍然需要如下改善。

对于日本专利特开No.2006—80284，半导体芯片11在其端部提供有斜面部分14。然而，由于半导体芯片11的脊线部分17(本申请中由箭头指示的相应两个位置也处于脊线部分中)被暴露，所以外力有时候会施加到相应部分，特别是在由半导体器件的一侧(硅衬底形成侧)处理时。因此，有时仍然会产生破片。对于日本专利特开No.2001—230224，树脂15形成在半导体芯片12上。因此，考虑到相应的树脂15在半导体芯片12上表面的处理时会有效地抑制外力施加。然而，在结构中易引起破片的半导体芯片12的脊线部分17被暴露且外力在上述处理期间有时侯会施加到相应的部分。因此，抑制半导体芯片破片仍需要改善。

如上所述，由于施加外力，例如处理时，现有技术不能抑制在半导体芯片的脊线部分出现的破片。

本发明提供了包括具有在一侧上形成的外部连接端子的半导体芯片的半导体器件，其中覆盖层形成在半导体芯片的另一侧上且覆盖层的端部的至少一部分在半导体芯片的脊线部分的外面。

另外，本发明提供了由半导体晶片制造半导体器件的方法，在半导体晶片一侧上提供外部连接端子，并在半导体晶片另一侧上提供覆盖层，包括：从一侧到至少在半导体晶片和半导体晶片中的覆盖层之间的界面形成具有第一宽度的凹槽；以及用第二宽度从凹槽底面切割覆盖层，其中第二宽度比第一宽度窄。

在本发明中，在包括具有形成在一侧上的外部连接端子的半导体芯片的半导体器件中，在半导体芯片另一侧上形成的至少一部分覆盖层在半导体芯片的脊线部分的外面。因此，在处理时，半导体芯片的脊线部分将不再直接接触到例如用于处理的夹具。由于半导体芯片的脊线部分被保护，因此能够抑制破片的产生。

本发明可以提供包括具有形成在一侧上的外部连接端子的半导体芯片的半导体器件，其中抑制了在半导体芯片的脊线部分产生破片。本发明还可以提供了制造半导体器件的方法。

附图说明

图1是关于本发明第一实施例的半导体器件的横截面示意图；

图2是关于本发明第一实施例的半导体器件的平面示意图；

图3是关于本发明第一实施例的WLBGA的平面示意图；

图4A到4F是关于本发明第一实施例的工艺流程的横截面示意图；

图5A到5D是关于本发明第一实施例的工艺流程的示意图；

图6是关于本发明第二施例的半导体器件的横截面示意图；

图7A到7F是关于本发明第二实施例的工艺流程的横截面示意图；

图8是关于本发明第三实施例的半导体器件的横截面示意图；

图9是关于本发明第三施例的半导体器件的横截面示意图；

图10A到10F是关于本发明第四实施例的工艺流程的横截面示意图；

图11是描述本发明的现有技术的图；以及

图12示出了描述本发明的现有技术的图。

具体实施方式

(第一实施例)