[发明专利]SiN掩蔽技术制备纳米级CMOS集成电路的方法

说明书

技术领域

本发明属于半导体集成电路技术领域，尤其涉及一种利用现有的微米级Si集成电路制造工艺，制造纳米级Si集成电路的方法。

背景技术

信息产业是国民经济的支柱产业，它服务于国民经济各个领域，微电子技术是信息产业的关键，集成电路更是关键中的关键。集成电路自1958年问世以来，发展速度惊人，成为了信息科学技术的核心和国民经济发展、国防建设的基石，对世界政治、经济和文化产生了巨大的影响。作为人类历史上发展最快、影响最大、应用最广泛的技术，集成电路已成为衡量一个国家科学技术水平、综合国力和国防力量的重要标志。对于整机系统中集成电路采用多少更是其系统先进性的直接表征。

全世界数以万亿美元的设备和技术投人，已使微电子技术，尤其是Si基工艺形成了非常强大的产业能力。同时，长期的科研投入也使人们对Si及其工艺的了解，达到十分深入、透彻的地步，因此在集成电路产业中，Si技术是主流技术，Si集成电路产品是主流产品，占集成电路产业的90％以上。尽管微电子学在化合物半导体和其它新材料方面的研究以及在某些领域的应用取得了很大的进展，但在今后的10～20年，微电子技术仍将以尺寸不断缩小的Si基CMOS集成电路工艺作为主流技术，并广泛应用于与生产、生活息息相关的国民经济的各个领域。

上世纪六十年代中期，美国仙童公司的高登.摩尔博士发表了以后闻名于世的“摩尔定律”，该定理指出：集成电路芯片上的晶体管数目，约每18个月增加1倍，性能也提升1倍。同时，集成电路的单位功能成本平均每年降低25％左右。40多年来，世界半导体产业始终按照这条定律不断地向前发展。2004年2月23日英特尔首席执行官克莱格·贝瑞特在东京举行的全球信息峰会上表示，摩尔定律将在未来15到20年依然有效。推动摩尔定律继续前进的技术动力是：不断缩小芯片的特征尺寸。目前，国外90nm技术已经进入规模生产阶段，60nm技术处在导入期，45nm技术正在作前期研发工作，按照国际半导体技术发展路线图ITRS，2010年45nm技术可以进入规模生产，2018年是18nm。

要制造如此小的特征尺寸的CMOS集成电路，就需要新一代的工艺设备，因为目前尚没有能够较好地解决在现有的设备上制造下一代芯片的技术，因此只能通过工艺设备的更新提高工艺技术水平。经过多年的积累，目前全世界在微电子产业中的设备和技术投入超过万亿美元，如果仅仅通过设备的更新换代获得工艺技术的提升，将每18个月淘汰一代设备，这将造成巨大的资源和能源的浪费，导致生产成本上升，因此，这种现状严重制约了半导体行业的发展。

发明内容

本发明的目的在于提供一种SiN掩蔽技术制备纳米级CMOS集成电路的方法，以实现在不改变现有设备和增加成本的条件下，用微米级工艺制备出导电沟道为45～90nm的CMOS集成电路。

为实现上述目的，本发明提供的制备纳米级CMOS集成电路的方法，按如下步骤进行：

第一步.在Si衬底上热氧化一层SiO₂缓冲层，在该缓冲层上淀积一层SiN，用于阱区注入的掩蔽；

第二步.在SiN层上分别光刻N阱和P阱，同时进行N阱和P阱的注入和推进，在Si衬底分别形成N阱和P阱；

第三步.刻蚀掉N阱和P阱上部及其之间的SiN层和SiO₂层，然后再在整个衬底表面生长一层SiO₂缓冲层和SiN层，在SiN层上光刻、氧化形成隔离区；

第四步.在N阱和P阱上热氧化生长4～8nm厚的SiO₂栅介质层，再分别在N阱和P阱上淀积一层120～150nm厚的p型掺杂的Ploy-Si层和n型掺杂的Ploy-Si层，作为栅极，掺杂浓度＞10²⁰cm^-3；

第五步.在Ploy-Si上淀积生长一层厚度为20～60nm的SiN，作为栅极的保护层；

第六步.在SiN层上再淀积一层120nm厚的Ploy-Si，作为制造过程中的辅助层，辅助生成侧壁；

第七步.在Ploy-Si的区域中刻蚀出符合电路要求的窗口；

第八步.在整个Si衬底上淀积一层60～130nm厚的SiN介质层，覆盖整个表面；