[发明专利]微电子器件及其制造方法

说明书

技术领域

本发明涉及微电子器件及其制造。

背景技术

在片上系统(SoC)技术中，在单个的半导体芯片上将不同的电子元件集成到一起。每个半导体芯片都是通过将半导体晶片分割成独立的芯片而得到的微电子部件。这样的微电子部件可以具有多级存储器高速缓存，其中每级高速缓存具有不同的要求。例如，2级(L2)高速缓存通常要求高性能(高速存取或高数据速率)；然而3级(L3)高速缓存典型地要求密集、低能耗存储器。在存储器性能方面电容器起到了重要的作用。因为该原因，希望半导体芯片具有不同尺寸的电容器以适应不同的器件要求。

用于在同一芯片上制造不同尺寸的电容器的当前的方法，增加了方法复杂性和生产成本。希望使用联合的方法以同时制造具有不同的尺寸和电容值的电容器。

发明内容

根据本发明的一个方面，使用联合的光刻方法同时形成小尺寸和大尺寸的沟槽电容器，其中在光掩模中的开口具有相同的尺寸和间隔。当掩模中的开口与半导体衬底的一个晶面对准时，半导体衬底中的独立的沟槽合并，便形成较大的电容器。当光掩模中的开口与半导体衬底的另一晶面对准时，在该情况下每个沟槽与其它沟槽保持分离，从而形成较小的电容。

根据本发明的方面，提供了一种微电子部件，该部件包括“混合取向”沟槽阵列。在这样的微电子部件中，包含独立的分离的沟槽的第一阵列与半导体衬底的一个晶面对准，并且包括合并的沟槽的第二阵列与衬底的另一晶面对准。

根据本发明的另一方面，提供了一种方法，用于同时制造从衬底的主表面向下延伸到单晶半导体衬底的合并的沟槽和间隔开的沟槽，其中所述主表面限定了与所述半导体衬底的给定晶向对准的平面。在所述衬底之上的掩模层中构图多个第一间隔开的开口和第二间隔开的开口，其中每个第一和第二开口具有给定的长度、给定的宽度，并且所述第一开口的邻近的开口的中心之间的距离和所述第二开口的邻近的开口的中心之间的距离均为X。在一个实例中，所述第一开口的中心与所述衬底的第一晶向对准，并且所述第二开口的中心与不同于所述第一晶向的所述衬底的第二晶向对准。接着，然后根据所述第一和第二开口同时蚀刻所述衬底以限定合并的第一沟槽和间隔开的第二沟槽，所述合并的第一沟槽共同限定了内部体积，并且每一个间隔开的第二沟槽都限定了单独的分离的内部体积。

根据本发明的又一方面，提供了一种包括半导体衬底的微电子部件。在这样的微电子部件中，多个合并的第一沟槽共同限定了单个的内部体积。多个间隔开的第二沟槽的每一个都限定了单独的分离的内部体积。每个所述合并的第一沟槽和间隔开的第二沟槽从所述衬底的主表面向下延伸，所述主表面限定了与给定的晶向对准的平面，所述合并的第一沟槽和所述间隔开的第二沟槽的中心与下一个邻近的所述合并的第一沟槽和所述第二间隔开的沟槽的中心之间的距离为X，所述合并的第一沟槽的中心与第一晶向对准，并且所述第二沟槽的中心与不同于所述第一晶向的第二晶向对准。

根据本发明的另一实施例，提供了一种包括合并的沟槽的阵列的去耦合电容器。

附图说明

图1A到1E是截面图和平面图，示例了根据本发明的实施例在半导体衬底中形成沟槽的方法的阶段，其中半导体衬底的主表面与衬底的(110)晶面一致；

图2A到2E是截面图和平面图，示例了根据本发明的实施例的在半导体衬底中形成沟槽的方法的在图1A到1E所示出的阶段之后的阶段；

图3A到3E是截面图和平面图，示例了根据本发明的一个实施例形成与半导体衬底的<110>晶面对准的沟槽；

图4A到4E是截面图和平面图，示例了根据本发明的一个实施例形成与半导体衬底的<111>晶面对准的沟槽；

图5A到5E是截面图和平面图，示例了根据本发明的一个实施例形成与半导体衬底的<100>晶面对准的合并的沟槽；

图6A到6E示例了根据本发明的一个实施例的形成与半导体衬底的<100>和<110>晶面对准的合并和分离的沟槽的方法；

图7A是截面图，示例了根据本发明的一个实施例在分离或隔离的沟槽中形成的电容器；

图7B是截面图，示例了根据本发明的一个实施例在合并的沟槽中形成的电容器；

图8A是截面图，图8B是对应的平面图，进一步示例了根据本发明的一个实施例在合并的沟槽中形成电容器的方法；

图9A到9E是截面图和平面图，示例了根据本发明的实施例在半导体衬底中形成沟槽的方法的阶段，其中半导体衬底的主表面与衬底的(100)晶面一致；